青島科技大學(xué)數(shù)電第五章觸發(fā)器.ppt

第五章 觸發(fā)器,內(nèi)容介紹,本章介紹構(gòu)成時(shí)序邏輯電路的最基本部件雙穩(wěn)態(tài)觸發(fā)器，重點(diǎn)介紹各觸發(fā)器的結(jié)構(gòu)、工作原理、動(dòng)作特點(diǎn)，以及觸發(fā)器從功能上的分類及相互間的轉(zhuǎn)換。,首先從組成各類觸發(fā)器的基本部分SR鎖存器入手，介紹觸發(fā)器的結(jié)構(gòu)、邏輯功能、動(dòng)作特點(diǎn)，在基礎(chǔ)上介紹JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器等，給出觸發(fā)器的描述方程。,本章重點(diǎn)是各觸發(fā)器的功能表、邏輯符號(hào)、觸發(fā)電平、狀態(tài)方程的描述等。,本章的內(nèi)容,5.1 概述 5.2 SR鎖存器 5.3 電平觸發(fā)的觸發(fā)器 5.4 脈沖觸發(fā)的觸發(fā)器 5.5 邊沿觸發(fā)的觸發(fā)器 5.6 觸發(fā)器的邏輯功能及其描述方法 *5.7 觸發(fā)器的動(dòng)態(tài)特性,5.1 概述,能夠存儲(chǔ)1位二值信號(hào)的基本單元電路。,b.根據(jù)不同的輸入信號(hào)可以置1或0.,3. 分類：,2.觸發(fā)器的特點(diǎn)：,1.觸發(fā)器：,a.具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)，用來表示邏輯狀態(tài)的0和1,或二進(jìn)制數(shù)的0和1 ;,按觸發(fā)方式：電平觸發(fā)器、脈沖觸發(fā)器和邊沿觸發(fā)器,按結(jié)構(gòu)：基本SR鎖存器、同步SR觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā)器、邊沿觸發(fā)器等,按邏輯功能方式：SR鎖存器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、T觸發(fā)器,5.1 概述,根據(jù)存儲(chǔ)數(shù)據(jù)的原理：靜態(tài)觸發(fā)器和動(dòng)態(tài)觸發(fā)器，晶態(tài)觸發(fā)器是靠電路的自鎖來存儲(chǔ)數(shù)據(jù)的，動(dòng)態(tài)觸發(fā)器是靠電容存儲(chǔ)電荷來存儲(chǔ)數(shù)據(jù)的。,本章講靜態(tài)觸發(fā)器，按照觸發(fā)方式先介紹基本SR鎖存器，再介紹電平觸發(fā)的觸發(fā)器、脈沖觸發(fā)的觸發(fā)器和邊沿觸發(fā)的觸發(fā)器。,5.2 SR鎖存器,SR鎖存器（又叫基本RS觸發(fā)器）是各種觸發(fā)器構(gòu)成的基本部件，也是最簡(jiǎn)單的一種觸發(fā)器。它的輸入信號(hào)直接作用在觸發(fā)器，無需觸發(fā)信號(hào),一 、電路結(jié)構(gòu)與工作原理,1.由或非門構(gòu)成：其電路及圖形符號(hào)如圖4.2.1所示。,圖4.2.1,工作原理,5.2 SR鎖存器,a . RD0，SD1,圖4.2.1,Q0,SD1,Q1,b . RD1，SD0,Q0,RD1,Q 1,鎖存器的1態(tài),鎖存器的0態(tài),置位端或置1輸入端,復(fù)位端或置0輸入端,c . RD0，SD0,Q*0,Q * 1,若Q0,圖4.2.1,5.2 SR鎖存器,Q-原態(tài)，Q*-新態(tài),Q*1,Q * 0,若Q1,Q*Q 保持原態(tài),d . RD1，SD1,5.2 SR鎖存器,圖4.2.1,QQ = 0，為禁態(tài)，也稱為不定態(tài)，即RD和SD同時(shí)去掉高電平加低電平，輸出狀態(tài)不定，故輸入端應(yīng)該遵循RDSD0,0,0,0,0,其特性表如表5.2.1所示,2.由與非門構(gòu)成：其電路及圖形符號(hào)如圖4.2.2所示。,功能表如表5.2.2所示,5.2 SR鎖存器,二、動(dòng)作特點(diǎn),5.2 SR鎖存器,在任何時(shí)刻，輸入都能直接改變輸出的狀態(tài)。,例5.2.1 已知由與非門構(gòu)成的SR鎖存器輸入端的波形，試畫出輸出端Q和Q 的波形,解：波形如圖5.2.3所示,圖5.2.3,5.3 電平觸發(fā)的觸發(fā)器,在數(shù)字系統(tǒng)中，常常要求某些觸發(fā)器在同一時(shí)刻動(dòng)作，這就要求有一個(gè)同步信號(hào)來控制，這個(gè)控制信號(hào)叫做時(shí)鐘信號(hào)（Clock），簡(jiǎn)稱時(shí)鐘，用CLK表示。這種受時(shí)鐘控制的觸發(fā)器統(tǒng)稱為時(shí)鐘觸發(fā)器。,一、電路結(jié)構(gòu)與工作原理,圖5.3.1所示為電平觸發(fā)SR觸發(fā)器（同步SR觸發(fā)器）的基本電路結(jié)構(gòu)及圖形符號(hào)。,基本SR鎖存器,輸入控制門,只有在CLK1時(shí)， SR才能起作用,二、工作原理,5.3 電平觸發(fā)的觸發(fā)器,1. CLK0,此時(shí)門G3和G4被封鎖，輸出為高電平。,0,對(duì)于由G1和G2構(gòu)成的SR鎖存器，觸發(fā)器保持原態(tài)，即Q * = Q,1,1,2. CLK1,此時(shí)門G3和G4開啟，觸發(fā)器輸出由S 和R決定。,a. S=0 , R=0,1,0,0,1,1,Q * = Q,b. S=0 , R=1,5.3 電平觸發(fā)的觸發(fā)器,0,1,1,1,0,1,0,Q * = 0,c. S=1 , R=0,1,1,0,1,0,1,0,Q * = 1,d. S=1 , R=1,1,1,1,0,0,1,1,Q * = Q *= 1(禁態(tài)）,其功能如表5.3.1所示,5.3 電平觸發(fā)的觸發(fā)器,在某些應(yīng)用場(chǎng)合，有時(shí)需要在時(shí)鐘CLK到來之前，先將觸發(fā)器預(yù)置成制定狀態(tài)，故實(shí)際的同步SR觸發(fā)器設(shè)置了異步置位端S D和異步復(fù)位端R D，其電路及圖形符號(hào)如圖5.3.2所示,5.3 電平觸發(fā)的觸發(fā)器,圖5.3.2,當(dāng)CLK0情況下，S D0， R D1，Q1； S D1， R D1，Q0。不用設(shè)置初態(tài)時(shí)， S DR D1,小圓圈表示低電平有效,無小圓圈表示高電平控制,三、 電平觸發(fā)方式的動(dòng)作特點(diǎn)：,在CLK1期間，S和R的信號(hào)都能通過引導(dǎo)門G3和G4門，從而引起SR鎖存器的變化，從而使得觸發(fā)器置成相應(yīng)的狀態(tài)；,5.3 電平觸發(fā)的觸發(fā)器,在CLK1的全部時(shí)間里S和R的變化都將引起觸發(fā)器輸出端狀態(tài)的變化。,這種在CLK由“0”到“1”整個(gè)正脈沖期間觸發(fā)器動(dòng)作的控制方式稱為電平觸發(fā)方式,例5.3.1 對(duì)于同步SR觸發(fā)器，電路、時(shí)鐘及輸入端波形如圖5.3.3所示，若Q 0 ，試畫出Q和 Q 的波形 。,5.3 電平觸發(fā)的觸發(fā)器,解：輸出波形如圖5.3.3所示,例5.3.2電路如圖5.3.4所示，已知S、R、RD和CLK的波形,且SD=1,試畫出Q和Q 的波形。,5.3 電平觸發(fā)的觸發(fā)器,圖5.3.4,解：其輸出波形如圖5.3.5所示,5.3 電平觸發(fā)的觸發(fā)器,由此例題可以看出，這種同步RS觸發(fā)器在CLK1期間，輸出狀態(tài)隨輸入信號(hào)S、R的變化而多次翻轉(zhuǎn)，即存在空翻現(xiàn)象，降低電路的抗干擾能力。而且實(shí)際應(yīng)用中要求觸發(fā)器在每個(gè)CLK信號(hào)作用期間狀態(tài)只能改變一次。另外S和R的取值受到約束，即不能同時(shí)為1.,5.3 電平觸發(fā)的觸發(fā)器,為了適應(yīng)單端輸入信號(hào)的需要，有時(shí)將S通過反相器接到R上，如圖5.3.5所示，這就構(gòu)成了電平觸發(fā)的D觸發(fā)器,圖5.3.5,D觸發(fā)器的真值表如表5.3.2所示,此電路稱為D鎖存器，其圖形符號(hào)如圖5.3.6所示，其特點(diǎn)是在CLK的有效電平期間輸出狀態(tài)始終跟隨輸入狀態(tài)變化，即輸出與輸入狀態(tài)相同。,圖5.3.5,表5.3.2,5.3 電平觸發(fā)的觸發(fā)器,5.4 脈沖觸發(fā)的觸發(fā)器,為了避免空翻現(xiàn)象，提高觸發(fā)器工作的可靠性，希望在每個(gè)CLK期間輸出端的狀態(tài)只改變一次，則在電平觸發(fā)的觸發(fā)器的基礎(chǔ)上設(shè)計(jì)出脈沖觸發(fā)的觸發(fā)器。,一 、電路結(jié)構(gòu)與工作原理,脈沖觸發(fā)的SR觸發(fā)器是由兩個(gè)同樣的電平觸發(fā)SR觸發(fā)器組成,1.脈沖觸發(fā)的SR觸發(fā)器（主從SR觸發(fā)器）（MasterSlave SR FlipFlop）：,典型電路結(jié)構(gòu)形式如圖5.4.1所示。,5.4 脈沖觸發(fā)的觸發(fā)器,圖5.4.2,由G5G8構(gòu)成主觸發(fā)器，由G1G4構(gòu)成從觸發(fā)器，它們通過時(shí)鐘連在一起，CLK從CLK ，其圖形符號(hào)如圖5.4.2所示,工作原理:,5.4 脈沖觸發(fā)的觸發(fā)器,在CLK1時(shí)，主觸發(fā)器按S、R變化，而從觸發(fā)器保持狀態(tài)不變；,在CLK由1 0（下降沿），主觸發(fā)器保持，從觸發(fā)器隨主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，故在CLK的一個(gè)周期內(nèi)，觸發(fā)器的輸出狀態(tài)之可能改變一次,主從SR觸發(fā)器的特性表如表5.4.1所示，和電平觸發(fā)的SR觸發(fā)器相同，只是CLK作用的時(shí)間不同,圖5.4.2,5.4 脈沖觸發(fā)的觸發(fā)器,表5.4.1,表示延遲輸出,例5.4.1 圖5.4.3為主從型SR觸發(fā)器輸入信號(hào)波形，試畫出輸出端Q 和Q 的波形，設(shè)初態(tài)為“0”。,5.4 脈沖觸發(fā)的觸發(fā)器,圖5.4.2,解：其輸出波形如圖5.4.4所示,注：主從RS觸發(fā)器克服了同步RS觸發(fā)器在CP1期間多次翻轉(zhuǎn)的問題，但在CLK1期間，主觸發(fā)器的輸出仍會(huì)隨輸入的變化而變化，且仍存在不定態(tài)，輸入信號(hào)仍遵守SR0.,2 主從JK觸發(fā)器：,為了使主從SR觸發(fā)器在SR1時(shí)也有確定的狀態(tài)，則將輸出端 Q 和 Q 反饋到輸入端，這種觸發(fā)器稱為JK觸發(fā)器（簡(jiǎn)稱JK觸發(fā)器）。實(shí)際上這對(duì)反饋線通常在制造集成電路時(shí)內(nèi)部已接好。,5.4 脈沖觸發(fā)的觸發(fā)器,圖5.4.5 為主從JK觸發(fā)器電路及其圖形符號(hào),5.4 脈沖觸發(fā)的觸發(fā)器,工作原理：,5.4 脈沖觸發(fā)的觸發(fā)器, JK0,0,0,主觸發(fā)器保持原態(tài)，則觸發(fā)器（從觸發(fā)器）也保持原態(tài)。即,Q*Q, J0，K1,0,1,若Q0， Q1,5.4 脈沖觸發(fā)的觸發(fā)器,S主0 R主0,主觸發(fā)器保持原態(tài)Q*主= Q主 = 0,若Q1， Q0,S主0 R主1,在CLK1時(shí)，主觸發(fā)器翻轉(zhuǎn)為“0”，即Q*主= 0,Q*= 0, J1，K0,1,0,若Q0， Q1,5.4 脈沖觸發(fā)的觸發(fā)器,S主1 R主0,在CLK1時(shí)， Q*主= 1，Q主* = 0,若Q1， Q0,S主0 R主0,Q*主= Q*主1,Q*= 1,J1，K1,1,1,若Q0， Q1,5.4 脈沖觸發(fā)的觸發(fā)器,S主1，R主0,在CLK1時(shí)，主觸發(fā)器翻轉(zhuǎn)為“1”即 Q*主= 1,若Q1， Q0,S主0 R主1,在CLK1時(shí)，主觸發(fā)器翻轉(zhuǎn)為“0”，即 Q*主= 0,Q*= Q ,其功能表如表5.4.2所示,5.4 脈沖觸發(fā)的觸發(fā)器,表5.4.2,注：在有些集成觸發(fā)器中，輸入端J和K不止一個(gè)，這些輸入端是與的關(guān)系。如圖5.4.6為其邏輯符號(hào)圖。,5.4 脈沖觸發(fā)的觸發(fā)器,二、脈沖觸發(fā)方式的動(dòng)作特點(diǎn),1.分兩步動(dòng)作：第一步在CLK1時(shí)，主觸發(fā)器受輸入信號(hào)控制，從觸發(fā)器保持原態(tài)；第二步在CLK到達(dá)后，從觸發(fā)器按主觸發(fā)器狀態(tài)翻轉(zhuǎn)，故觸發(fā)器輸出狀態(tài)只能改變一次；,2.主從JK觸發(fā)器在CLK1期間，主觸發(fā)器只可能翻轉(zhuǎn)一次，因?yàn)槭盏椒答伝貋淼妮敵龆说挠绊?，故在CLK1期間若輸入發(fā)生變化時(shí)，要找出CLK 來到前的Q 狀態(tài)，決定Q*,例5.4.2 如圖5.4.7所示的主從JK觸發(fā)器電路中，已知CLK、J、K的波形如圖5.2.8所示，試畫出輸出端Q和 的波形。,解：輸出波形如圖5.4.7所示,5.4 脈沖觸發(fā)的觸發(fā)器,圖5.4.7,例5.4.3 已知主從JK觸發(fā)器的輸入及時(shí)鐘波形如圖5.4.9所示，試畫出輸出端Q和Q波形,5.4 脈沖觸發(fā)的觸發(fā)器,解：其輸出波形如圖5.4.9所示,一次變化問題,例5.4.4電路如圖5.4.10所示，觸發(fā)器為主從型JK觸發(fā)器，設(shè)其初態(tài)為0。試畫出電路在CLK信號(hào)的作用下，Q、 P1、P2的波形。,解：其輸出波形如圖5.4.10所示,5.4 脈沖觸發(fā)的觸發(fā)器,5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),由于JK觸發(fā)器存在一次變化問題，所以抗干擾能力差。為了提高觸發(fā)器工作的可靠性，希望觸發(fā)器的次態(tài)（新態(tài)）僅決定于CLK的下降沿（或上升沿）到達(dá)時(shí)刻的輸入信號(hào)的狀態(tài)，與CLK的其它時(shí)刻的信號(hào)無關(guān)。這樣出現(xiàn)了各種邊沿觸發(fā)器。,現(xiàn)在有利用CMOS傳輸門的邊沿觸發(fā)器、維持阻塞觸發(fā)器、利用門電路傳輸延遲時(shí)間的邊沿觸發(fā)器以及利用二極管進(jìn)行電平配置的邊沿觸發(fā)器等等幾種。,一、電路結(jié)構(gòu)和工作原理,1、用兩個(gè)電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器,5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),電路如圖5.5.1所示，其中FF1和FF2都是電平觸發(fā)的D觸發(fā)器，它們之間也是通過時(shí)鐘相連。,圖5.5.1,圖5.3.5,工作原理：,5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),當(dāng)CLK0，觸發(fā)器狀態(tài)不變，F(xiàn)F1輸出狀態(tài)與D相同；,2. 利用CMOS傳輸門的邊沿觸發(fā)器,電路如圖5.5.2所示,5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),圖5.5.2,0,1,0,0,1,0,1,0,1,0,1,D,D,D,5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),圖5.5.2,1,0,1,1,0,1,0,1,0,1,0,D,D,D,D,故這是一個(gè)上升沿觸發(fā)的D觸發(fā)器,5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),圖5.5.2,其真值表如表5.5.1所示,5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),為了實(shí)現(xiàn)異步置位和復(fù)位功能，則引入了SD和RD置位端和復(fù)位端，其電路如圖5.5.3所示，其邏輯符號(hào)如圖5.5.4所示。當(dāng) SD1，RD0時(shí)，Q1（置位）；當(dāng) SD0，RD1時(shí)，Q0（復(fù)位）。正常工作加低電平,圖5.5.4,二、動(dòng)作特點(diǎn)：,輸出端狀態(tài)的轉(zhuǎn)換發(fā)生在CLK的上升沿到來時(shí)刻，而且觸發(fā)器保存下來的狀態(tài)僅僅決定CLK上升沿到達(dá)時(shí)的輸入狀態(tài)，而與此前后的狀態(tài)無關(guān),5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),例5.5.1 試畫出圖5.5.4(a)所示電路的Q1和Q2的波形。設(shè)各觸發(fā)器初態(tài)為0,解：,注：1. 邊沿觸發(fā)器也有JK觸發(fā)器，如利用傳輸時(shí)間的邊沿觸發(fā)器就是邊沿JK觸發(fā)器，它是在CLK的下降沿動(dòng)作的。其邏輯符號(hào)和特性表如圖5.5.6所示。,2.邊沿觸發(fā)器的共同動(dòng)作特點(diǎn)是觸發(fā)器的次態(tài)僅取決于CP信號(hào)的上升沿或下降沿到達(dá)時(shí)輸入的邏輯狀態(tài)，故有效地提高了觸發(fā)器的抗干擾能力。,5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),三、 維持阻塞觸發(fā)器*(自學(xué)）,維持阻塞觸發(fā)器是另一種邊沿觸發(fā)器，其內(nèi)部門電路主要為TTL電路。,維持阻塞結(jié)構(gòu)的D觸發(fā)器如圖5.5.5所示。,5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),1.電路結(jié)構(gòu)及功能表：,功能表如表5.5.2所示。,表5.5.2,5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),其中：,線為置1線；為置0維持線和置1阻塞線；置0阻塞線。,S D置位端，低電平有效；R D復(fù)位端，也是低電平有效。正常工作時(shí)接高電平,2. 工作原理：,5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),四、 利用傳輸延遲時(shí)間的邊沿觸發(fā)器(不講，自學(xué)）,5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn),5.6 觸發(fā)器的邏輯功能及其描述方法,5.6.1 觸發(fā)器按邏輯功能的分類(時(shí)鐘觸發(fā)器）,一 、SR觸發(fā)器,按照邏輯功能觸發(fā)器可分為SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T 觸發(fā)器和T 觸發(fā)器,凡在時(shí)鐘信號(hào)作用下，具有如表5.6.1的功能的觸發(fā)器稱為SR觸發(fā)器,表5.6.1,2.約束條件,1.定義：,5.6 觸發(fā)器的邏輯功能及其描述方法,3. 特性方程：,由特性表和約束條件畫出輸出端Q*的卡諾圖為,表5.6.1,1,1,1,則可寫出觸發(fā)器輸出端的方程為,SR觸發(fā)器的特性方程。,圖5.6.1被稱為稱為SR觸發(fā)器的狀態(tài)轉(zhuǎn)換圖。,注：描述觸發(fā)器邏輯功能的方法有特性表、特性方程和狀態(tài)轉(zhuǎn)換圖。,4.狀態(tài)轉(zhuǎn)換圖：,5.6 觸發(fā)器的邏輯功能及其描述方法,將觸發(fā)器的特性表用圖形方式表現(xiàn)出來，即為狀態(tài)轉(zhuǎn)換圖,圖5.6.1,5. 邏輯符號(hào),5.6 觸發(fā)器的邏輯功能及其描述方法,圖5.6.2為SR觸發(fā)器的邏輯符號(hào)，觸發(fā)器在時(shí)鐘脈沖的下降沿動(dòng)作,圖5.6.2,二 、 JK觸發(fā)器,1.定義：,凡在時(shí)鐘信號(hào)作用下，具有如表5.6.2的功能的觸發(fā)器稱為JK觸發(fā)器,表5.6.2,2.特性方程：,由特性表可得輸出端卡諾圖為,5.6 觸發(fā)器的邏輯功能及其描述方法,表5.6.2,1,1,1,1,特性方程為,3.狀態(tài)轉(zhuǎn)換圖：,5.6 觸發(fā)器的邏輯功能及其描述方法,由特性表可得狀態(tài)轉(zhuǎn)換圖如圖5.6.3所示,圖5.6.3,表5.6.2,4. 邏輯符號(hào)：,邏輯符號(hào)如圖5.6.4所示，主從結(jié)構(gòu)的觸發(fā)器是在時(shí)鐘的下降沿動(dòng)作,圖5.6.4,5.6 觸發(fā)器的邏輯功能及其描述方法,三 、T 觸發(fā)器,2.特性方程：,5.6 觸發(fā)器的邏輯功能及其描述方法,凡在時(shí)鐘信號(hào)作用下，具有表5.6.3所示功能的觸發(fā)器稱為T 觸發(fā)器,1.定義：,由特性表可得,其邏輯符號(hào)如圖5.6.6所示，為邊沿觸發(fā)器，時(shí)鐘下降沿觸發(fā),5.6 觸發(fā)器的邏輯功能及其描述方法,3.狀態(tài)轉(zhuǎn)換圖：,由特性表可得狀態(tài)轉(zhuǎn)換圖如圖5.6.5所示,圖5.6.5,4. 邏輯符號(hào)：,圖5.6.6,四 、D觸發(fā)器,5.6 觸發(fā)器的邏輯功能及其描述方法,2.特性方程：,凡在時(shí)鐘信號(hào)作用下，具有表5.6.4所示功能的觸發(fā)器稱為T 觸發(fā)器,1.定義：,由特性表可得,3.狀態(tài)轉(zhuǎn)換圖：,其邏輯符號(hào)如圖5.6.