計算機(jī)組成-08：CPU的結(jié)構(gòu)和功能.ppt

計算機(jī)組成 之 CPU的結(jié)構(gòu)和功能,計算機(jī)學(xué)院,本章主要內(nèi)容,8.1 CPU 的結(jié)構(gòu),8.1.1 CPU 的功能,取指令,分析指令,執(zhí)行指令，發(fā)出各種操作命令,控制程序輸入及結(jié)果的輸出,總線管理,處理異常情況和特殊請求,1. 控制器的功能,2. 運(yùn)算器的功能,實現(xiàn)算術(shù)運(yùn)算和邏輯運(yùn)算,指令控制,操作控制,時間控制,數(shù)據(jù)加工,處理中斷,8.1.2 CPU 結(jié)構(gòu)框圖,PC IR,ALU 寄存器,中斷系統(tǒng),1. CPU 與系統(tǒng)總線,CU 時序電路,8.1,2. CPU 的內(nèi)部結(jié)構(gòu),8.1,1. 用戶可見寄存器,(1) 通用寄存器,8.1.3 CPU 的寄存器,存放操作數(shù),可作 某種尋址方式所需的 專用寄存器,(2) 數(shù)據(jù)寄存器,存放操作數(shù)（滿足各種數(shù)據(jù)類型）,兩個寄存器拼接存放雙倍字長數(shù)據(jù),(3) 地址寄存器,存放地址，其位數(shù)應(yīng)滿足最大的地址范圍,用于特殊的尋址方式 段基值 棧指針,(4) 條件碼寄存器,存放條件碼，可作程序分支的依據(jù),如 正、負(fù)、零、溢出、進(jìn)位等,8.1,2. 控制和狀態(tài)寄存器,(1) 控制寄存器,PC,控制 CPU 操作,(2) 狀態(tài)寄存器,狀態(tài)寄存器,其中 MAR、MDR、IR 用戶不可見,存放條件碼,PSW 寄存器,存放程序狀態(tài)字,PC 用戶可見,3. 舉例,Z8000 8086 MC 68000,MAR,M,MDR,IR,8.1,8.1.4 控制單元 CU 和中斷系統(tǒng),1. CU 產(chǎn)生全部指令的微操作命令序列,2. 中斷系統(tǒng),參見 第篇,參見 8.4 節(jié),8.1,8.2 指令周期,8.2.1 指令周期的基本概念,1 . 指令周期,取出并執(zhí)行一條指令所需的全部時間,完成一條指令,執(zhí)行,取指、分析,取指周期,執(zhí)行周期,2. 每條指令的指令周期不同,JMP X,ADD X,MUL X,8.2,3. 具有間接尋址的指令周期,4. 帶有中斷周期的指令周期,8.2,5. 指令周期流程,取指周期,執(zhí)行周期,間址周期,中斷周期,8.2,6. CPU 工作周期的標(biāo)志,CPU 訪存有四種性質(zhì),取 指令,取 地址,取 操作數(shù),存 程序斷點(diǎn),取指周期,間址周期,執(zhí)行周期,中斷周期,CPU 的 4個工作周期,8.2,1. 取指周期數(shù)據(jù)流,8.2.2 指令周期的數(shù)據(jù)流,CU,MAR,PC,8.2,2. 間址周期數(shù)據(jù)流,8.2,3. 執(zhí)行周期數(shù)據(jù)流,4 . 中斷周期數(shù)據(jù)流,不同指令的執(zhí)行周期數(shù)據(jù)流不同,8.2,8.3 指令流水,如何提高機(jī)器速度,1. 提高訪存速度,2. 提高 I/O 和主機(jī)之間的傳送速度,提高整機(jī)處理能力,高速芯片,Cache,多體并行,I/O 處理機(jī),DMA,多總線,通道,高速器件,改進(jìn)系統(tǒng)結(jié)構(gòu) ，開發(fā)系統(tǒng)的并行性,中斷,3. 提高運(yùn)算器速度,高速芯片,改進(jìn)算法,快速進(jìn)位鏈,系統(tǒng)的并行性,時間上互相重疊,2. 并行性的等級,指令級（指令之間） （指令內(nèi)部）,過程級（程序、進(jìn)程）,兩個或兩個以上事件在 同一時刻 發(fā)生,兩個或兩個以上事件在 同一時間段 發(fā)生,并行,1. 并行的概念,粗粒度,軟件實現(xiàn),細(xì)粒度,硬件實現(xiàn),8.3,8.3.1 指令流水原理,2. 指令的二級流水,1. 指令的串行執(zhí)行,取指令 取指令部件 完成,總有一個部件 空閑,指令預(yù)取,若 取指 和 執(zhí)行 階段時間上 完全重疊,指令周期 減半 速度提高 1 倍,執(zhí)行指令 執(zhí)行指令部件 完成,8.3,必須等 上條 指令執(zhí)行結(jié)束，才能確定 下條 指令的地址， 造成時間損失,3. 影響指令流水效率加倍的因素,(1) 執(zhí)行時間 取指時間,(2) 條件轉(zhuǎn)移指令 對指令流水的影響,解決辦法 ？,猜測法,8.3,4. 指令的六級流水,六級流水,14 個時間單位,串行執(zhí)行,6 9 54 個時間單位,完成 一條指令,6 個時間單位,8.3,8.3.2 影響指令流水線性能的因素,1. 結(jié)構(gòu)相關(guān),8.3,不同指令爭用同一功能部件產(chǎn)生資源沖突,程序的相近指令之間出現(xiàn)某種關(guān)聯(lián) 使指令流水出現(xiàn)停頓，影響流水線效率,解決辦法, 停頓, 指令存儲器和數(shù)據(jù)存儲器分開, 指令預(yù)取技術(shù) （適用于訪存周期短的情況）,2. 數(shù)據(jù)相關(guān),不同指令因重疊操作，可能改變操作數(shù)的 讀/寫 訪問順序,采用 定向技術(shù)（旁路、相關(guān)專用通路）,解決辦法,8.3,寫后讀相關(guān)（RAW）,讀后寫相關(guān)（WAR）,寫后寫相關(guān)（WAW）,后推法,3. 控制相關(guān),8.3,由轉(zhuǎn)移指令引起,3. 控制相關(guān),8.3,8.3.3 流水線性能,1. 吞吐率,單位時間內(nèi) 流水線所完成指令 或 輸出結(jié)果 的 數(shù)量,8.3,最大吞吐率,實際吞吐率,連續(xù)處理 n 條指令的吞吐率為,2. 加速比 Sp,8.3,m 段的 流水線的速度 與等功能的 非流水線的速度 之比,由于流水線有 建立時間 和 排空時間 因此各功能段的 設(shè)備不可能 一直 處于 工作 狀態(tài),8.3,流水線中各功能段的 利用率,3. 效率,8.3,3. 效率,流水線中各功能段的 利用率,例8.1 假設(shè)指令流水線分取指（IF）、譯碼（ID）、執(zhí)行（EX）、回寫（WR）4個過程段，共有10條指令連續(xù)輸入此流水線。 （1）畫出指令周期流程。 （2）畫出非流水線時空圖。 （3）畫出流水線時空圖。 （4）假設(shè)時鐘周期為100ns，求流水線的實際吞吐率。 （5）求該流水處理器的加速比。,8.3,8.3.4 流水線的多發(fā)技術(shù),1. 超標(biāo)量技術(shù),每個時鐘周期內(nèi)可 并發(fā)多條獨(dú)立指令,硬件 不能調(diào)整 指令的 執(zhí)行順序,配置多個功能部件,通過編譯優(yōu)化技術(shù)，把可并行執(zhí)行的指令搭配起來,8.3,2. 超流水線技術(shù),在 一個時鐘周期 內(nèi) 再分段 （ 3 段）,不能調(diào)整 指令的 執(zhí)行順序,在一個時鐘周期內(nèi) 一個功能部件使用多次（ 3 次）,靠編譯程序解決優(yōu)化問題,流水線速度是原來速度的 3 倍,8.3,3. 超長指令字技術(shù),采用 多個處理部件,8.3,8.3.5 流水線結(jié)構(gòu),1. 指令流水線結(jié)構(gòu),完成一條指令分 7 段， 每段需一個時鐘周期,若 流水線不出現(xiàn)斷流,1 個時鐘周期出 1 結(jié)果,不采用流水技術(shù),7 個時鐘周期出 1 結(jié)果,理想情況下，7 級流水 的速度是不采用流水技術(shù)的 7 倍,8.3,2. 運(yùn)算流水線,完成 浮點(diǎn)加減 運(yùn)算 可分 對階、尾數(shù)求和、規(guī)格化 三段,分段原則 每段 操作時間 盡量 一致,8.3,8.4 中斷系統(tǒng),8.4.1 概述,1. 引起中斷的各種因素,(1) 人為設(shè)置的中斷,(2) 程序性事故,如 轉(zhuǎn)管指令,溢出、操作碼不能識別、除法非法,(5) 外部事件,(4) I/O 設(shè)備,(3) 硬件故障,用 鍵盤中斷 現(xiàn)行程序,8.4,中斷大多是隨機(jī)的,中斷源,不可屏蔽中斷,可屏蔽中斷（被誰屏蔽？）,2. 中斷系統(tǒng)需解決的問題,(1) 各中斷源 如何 向 CPU 提出請求 ？,(2) 各中斷源 同時 提出 請求 怎么辦 ？,(5) 如何 尋找入口地址 ？,(4) 如何 保護(hù)現(xiàn)場 ？,(3) CPU 什么 條件、什么 時間、以什么 方式 響應(yīng)中斷 ？,(6) 如何 恢復(fù)現(xiàn)場，如何 返回 ？,(7) 處理中斷的過程中又 出現(xiàn)新的中斷 怎么辦 ？,硬件 軟件,8.4,8.4.2 中斷請求標(biāo)記和中斷判優(yōu)邏輯,1. 中斷請求標(biāo)記 INTR,一個請求源 一個 INTR 中斷請求標(biāo)記觸發(fā)器,多個INTR 組成 中斷請求標(biāo)記寄存器,INTR 分散 在各個中斷源的 接口電路中,INTR 集中 在 CPU 的中斷系統(tǒng) 內(nèi),8.4,2. 中斷判優(yōu)邏輯, 分散 在各個中斷源的 接口電路中 鏈?zhǔn)脚抨犉? 集中 在 CPU 內(nèi),(1) 硬件實現(xiàn)（排隊器）,參見 第五章,INTR1,INTR2,INTR3,INTR4,INTR1 、 INTR2 、 INTR3 、 INTR4 優(yōu)先級 按 降序 排列,8.4,A、B、C 優(yōu)先級按 降序 排列,(2) 軟件實現(xiàn)（程序查詢）,轉(zhuǎn) A 的服務(wù)程序 入口地址,轉(zhuǎn) B 的服務(wù)程序 入口地址,轉(zhuǎn) C 的服務(wù)程序 入口地址,8.4,8.3.3 中斷服務(wù)程序入口地址的尋找,1. 硬件向量法,向量地址 12H、13H、14H 入口地址 200、 300、 400,8.4,2. 軟件查詢法,8.4,if ( intr1 = 1 ) goto isr1; else if ( intr2 = 1 ) goto isr2; else if ( intr3 = 1 ) goto isr3; isr1: isr2: isr3: ,8.4.4 中斷響應(yīng),1. 響應(yīng)中斷的 條件,允許中斷觸發(fā)器 EINT = 1,2. 響應(yīng)中斷的 時間,指令執(zhí)行周期結(jié)束時刻由CPU 發(fā)查詢信號,CPU 中斷查詢,至排隊器,8.4,3. 中斷隱指令,(1) 保護(hù)程序斷點(diǎn),(2) 尋找服務(wù)程序入口地址,(3) 硬件 關(guān)中斷,PC,斷點(diǎn)存于 特定地址（ 0 號地址） 內(nèi),斷點(diǎn) 進(jìn)棧,INT 中斷標(biāo)記,EINT 允許中斷,R S 觸發(fā)器,8.4,8.4.5 保護(hù)現(xiàn)場和恢復(fù)現(xiàn)場,1. 保護(hù)現(xiàn)場,2. 恢復(fù)現(xiàn)場,保護(hù)現(xiàn)場,其它服務(wù)程序,恢復(fù)現(xiàn)場,中斷返回,PUSH,視不同請求源而定,POP,中斷服務(wù)程序 完成,中 斷 服 務(wù) 程 序,中斷隱指令 完成,中斷服務(wù)程序 完成,8.4,IRET,1. 多重中斷的概念,k,l,m,k +1,l +1,m +1,程序斷點(diǎn) k+1 , l+1 , m+1,8.4.6 中斷屏蔽技術(shù),8.4,2. 實現(xiàn)多重中斷的條件,中斷 請求,主程序,(2) 優(yōu)先級別高 的中斷源 有權(quán)中斷優(yōu)先級別低 的中斷源,(1) 提前 設(shè)置 開中斷 指令,8.4,3. 屏蔽技術(shù),(1) 屏蔽觸發(fā)器與屏蔽字,MASK = 0（未屏蔽）,INTR 能被置 “1”,MASKi = 1 （屏蔽）,INTPi = 0 （不能被排隊選中）,8.4,屏蔽字,8.4,(2) 屏蔽技術(shù)可改變處理優(yōu)先等級,響應(yīng)優(yōu)先級,響應(yīng)優(yōu)先級 ABCD 降序排列,8.4,不可改變,處理優(yōu)先級,可改變（通過重新設(shè)置屏蔽字）,處理優(yōu)先級 ADCB 降序排列,屏蔽技術(shù)可改變處理優(yōu)先等級,8.4,屏蔽技術(shù)可改變處理優(yōu)先等級,8.4,8.4,例8.2 設(shè)某機(jī)有4個中斷源1、2、3、4，其硬件 排隊優(yōu)先次序按1234降序排列，各中斷源的服務(wù)程序中所對應(yīng)的屏蔽字如表所示。 （1）給出上述4個中斷源的中斷處理次序。 （2）若4個中斷源同時有中斷請求，畫出CPU執(zhí)行程序的軌跡。,8.4,(3) 屏蔽技術(shù)的其他作用,便于程序控制,可以 人為地屏蔽 某個中斷源的請求,新屏蔽字的設(shè)置,(1) 斷點(diǎn)進(jìn)棧,(2) 斷點(diǎn)存入