頻率計(jì)調(diào)研報告.doc

大連科技學(xué)院2016屆本科畢業(yè)生調(diào)研報大連科技學(xué)院畢業(yè)設(shè)計(jì)（論文）調(diào)研報告學(xué)生姓名 王運(yùn)運(yùn) 專業(yè)班級 通信工程2012級1班 所在院系 電氣工程學(xué)院 指導(dǎo)教師 鞠艷杰 職稱 講師 所在單位 電子電路教研室 完成日期 2016 年 3 月 25 日調(diào)研報告1 課題來源及意義 頻率計(jì)又稱為頻率計(jì)數(shù)器，是一種專門對被測信號頻率進(jìn)行測量的電子測量儀器。其功能是實(shí)現(xiàn)信號的頻率、周期、占空比以及脈寬等指標(biāo)的測量，在電子測量、航海、探測、軍事等眾多領(lǐng)域的。主要由四個部分構(gòu)成：時基（T）電路、輸入電路、計(jì)數(shù)顯示電路以及控制電路。EDA為可編寫程序設(shè)計(jì)硬件電路設(shè)計(jì)，可重復(fù)下載的優(yōu)勢非常明顯。這樣做既可節(jié)省時間又能避免不必要的資源浪費(fèi)。FPGA以硬件描述語言（Verilog或VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。2 國內(nèi)外研究現(xiàn)狀和發(fā)展趨勢 2.1 研究現(xiàn)狀： 隨著科學(xué)技術(shù)的發(fā)展，用戶對電子計(jì)數(shù)器也提出了新的要求。對于抵擋產(chǎn)品要求使用操作方便，量程（足夠）寬，可靠性能搞，低價格。而對于中高檔產(chǎn)品，則要求有高分辨率，高精度，搞穩(wěn)定度，高測量速率；除通常通用計(jì)數(shù)器所具有的功能外，還要有數(shù)據(jù)處理功能，時域分析功能等等，或者包含電壓測量等其他功能。這些要求有的已經(jīng)實(shí)現(xiàn)或者部分實(shí)現(xiàn)，但要真正完美的實(shí)現(xiàn)這些目標(biāo)，對于生產(chǎn)廠家來說，還有許多工作要做，而不是表面看來似乎發(fā)展到頭了。 由于微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，頻率計(jì)都在不斷地進(jìn)步著，靈敏度不斷提高，頻率范圍不斷擴(kuò)大，功能不斷地增加。在測試通訊、微波器件或產(chǎn)品時，通常都是較復(fù)雜的信號，如含有復(fù)雜頻率成分、調(diào)制的或含有未知頻率分量的、頻率固定的或變化的、純凈的或疊加有干擾的等等。為了能正確地測量不同類型的信號，必須了解待測信號特性和各種頻率測量儀器的性能。微波計(jì)數(shù)器一般使用類型頻譜分析儀的分頻或混頻電路，另外還包含多個時間基準(zhǔn)、合成器、中頻放大器等。雖然所有的微波計(jì)數(shù)器都是用來完成技術(shù)任務(wù)的，但制造廠家都有各自的一套復(fù)雜的計(jì)數(shù)器的設(shè)計(jì)、使得不同型號的計(jì)數(shù)器性能和價格會有所差別，比如說一些計(jì)數(shù)器可以測量脈沖參數(shù)，并提供類似于頻率分析儀的頻幕顯示，對這些功能具有不同功能不同規(guī)格的眾多儀器。我們應(yīng)該視測試需要正確的選擇，以達(dá)到最經(jīng)濟(jì)和最佳的應(yīng)用效果。 2.2 發(fā)展趨勢數(shù)字電路制造工業(yè)的進(jìn)步，使得系統(tǒng)設(shè)計(jì)人員能在更小的空間實(shí)現(xiàn)更多的功能，從而提高系統(tǒng)可靠性和速度?，F(xiàn)如今，數(shù)字頻率計(jì)已經(jīng)不僅僅是測量信號頻率的裝置了，用它還可以測量方波脈沖的脈寬。在人們的生活中頻率計(jì)也發(fā)揮著越來越重要的作用，比如用數(shù)字頻率計(jì)來監(jiān)控生產(chǎn)過程，這樣可以及時發(fā)現(xiàn)系統(tǒng)運(yùn)行中的異常情況，以便給人們爭取時間處理。 除此之外，它還可以應(yīng)用于工業(yè)控制等其它領(lǐng)域。在傳統(tǒng)的電子測量儀器中，示波器在進(jìn)行頻率測量是頻率較低，誤差較大。頻率儀可以準(zhǔn)確的測量頻率并顯示被測信號的頻譜，但測量速度較慢，無法實(shí)時的跟蹤捕捉到被測信號的頻率變化。正是由于頻率計(jì)能夠快速準(zhǔn)確的捕捉到被測信號頻率的變化，因此頻率計(jì)擁有非常廣泛的引用范圍。 在傳統(tǒng)生產(chǎn)制造企業(yè)中，頻率計(jì)被廣泛應(yīng)用在產(chǎn)線的生產(chǎn)測試中。頻率計(jì)能夠快速的捕捉到晶體振蕩器輸出的頻率變化，用于通過使用頻率計(jì)能夠迅速的發(fā)現(xiàn)有故障的晶振產(chǎn)品，確保產(chǎn)品質(zhì)量。在計(jì)量實(shí)驗(yàn)室中，頻率計(jì)被用來對各種電子測量設(shè)備的本地振蕩器進(jìn)行校準(zhǔn)。在無線通訊測試中，頻率計(jì)既可以被用來對無線通訊基站的主時鐘進(jìn)行校準(zhǔn)，還可以用來對電臺的跳幀信號進(jìn)行分析。 對于頻率計(jì)的設(shè)計(jì)目前也有專用芯片可以實(shí)現(xiàn)，如利用MAXIM公司的ICM7240來設(shè)計(jì)頻率計(jì)。但由于 這種芯片的計(jì)數(shù)頻率比較低，遠(yuǎn)不能達(dá)到在一些場合需要測量很搞的頻率要求，而測量精度也受到芯片本身的限制。提出的用AT8C52單片機(jī)設(shè)計(jì)頻率計(jì)的方法可以解決這些問題，實(shí)現(xiàn)精度較高、等精度和寬范圍頻率計(jì)的設(shè)計(jì)。3 研究內(nèi)容 頻率計(jì)的基本原理是用一個頻率穩(wěn)定度高的頻率源作為基準(zhǔn)時鐘，對比測量其他信號的頻率。通常情況下計(jì)算每秒內(nèi)待測信號的脈沖個數(shù)，即閘門時間為 1S。閘門時間可以根據(jù)需要取值，大于或小于1S都可以。閘門時間越長，得到的頻率值就越準(zhǔn)確，但閘門時間越長，則每測一次頻率的間隔就越長。閘門時間越短，測得的頻率值刷新就越快，但測得的頻率精度就受影響。一般取 1S作為閘門時間。數(shù)字頻率計(jì)的關(guān)鍵組成部分包括測頻控制信號發(fā)生器，計(jì)數(shù)器，鎖存器，譯碼驅(qū)動電路和顯示電路。數(shù)字頻率計(jì)的功能,設(shè)計(jì)采用 EDA 技術(shù)，完成功能模塊的劃分，利用測頻法的原理和 VHDL 語言，分別用VHDL 語言完成底層模塊的設(shè)計(jì)和以原理圖的方法完成頂層模塊的設(shè)計(jì)，采用自頂向下的設(shè)計(jì)方法，實(shí)現(xiàn)了 1Hz10kHz 測量范圍的的數(shù)字頻率計(jì)，并在軟件平臺下分別對設(shè)計(jì)項(xiàng)目、各個模塊以及頂層模塊進(jìn)行仿真分析。4 研究方法及手段第一，通過查閱資料、自我學(xué)習(xí)以及向他人請教，掌握頻率計(jì)的概念和基本思路，并在此基礎(chǔ)上的方法。第二，自我分析，查閱資料提出頻率計(jì)實(shí)現(xiàn)的方法原理；第三，在掌握頻率計(jì)實(shí)現(xiàn)算法的基礎(chǔ)上，根據(jù)VHDL語言的特點(diǎn)及應(yīng)用例子將頻率計(jì)的控制、計(jì)數(shù)、鎖存、譯碼等電路模塊進(jìn)行VHDL文本描述。第四，利用Quartus進(jìn)行編譯、波形分析、仿真、調(diào)試程序?？尚行苑治觯篎PGA的結(jié)構(gòu)靈活，其邏輯單元、能滿足各種設(shè)計(jì)需求，其速度快、功耗低，通用性強(qiáng)，特別適用于復(fù)雜系統(tǒng)的設(shè)計(jì)。并且利用VHDL工業(yè)標(biāo)準(zhǔn)硬件描述語言,采用自頂向下(ToptoDown)和基于庫(Library-based)的設(shè)計(jì),設(shè)計(jì)者不但可以不必了解硬件結(jié)構(gòu)設(shè)計(jì),而且將使系統(tǒng)大大簡化,提高整體的性能和可靠性，因此該設(shè)計(jì)比較容易實(shí)現(xiàn)5 進(jìn)度計(jì)劃第一周：填寫并審查大連科技學(xué)院畢業(yè)設(shè)計(jì)（論文）課題進(jìn)度計(jì)劃與考核表并確定研究內(nèi)容。第二周：提交調(diào)研報告并進(jìn)行外文翻譯的查找準(zhǔn)備工作。第三周：提交外文翻譯資料，并學(xué)習(xí)VHDL語言，語法。第四周：閱讀國內(nèi)外有關(guān)頻率計(jì)的相關(guān)資料并總結(jié)頻率計(jì)的特點(diǎn)，繼續(xù)學(xué)習(xí)編程語言VHDL的語法。第五周：總結(jié)分析頻率計(jì)的工作原理，進(jìn)行分塊總結(jié)，確定總體方案。第六周：閱讀資料，理解掌握頻率計(jì)各個分塊工作原理，繼續(xù)學(xué)習(xí)編程語言VHDL的語法。第七周：根據(jù)總體方案對各個分模塊進(jìn)行編程實(shí)現(xiàn)。第八周：將各個模塊進(jìn)行綜合調(diào)試。第九周：檢查驗(yàn)證最終綜合模塊的工作情況，檢查修改各個模塊的工作情況，并修改錯誤。第十周：完善修改綜合程序，進(jìn)行最終的結(jié)果仿真，驗(yàn)證結(jié)果，撰寫畢業(yè)論文提綱，規(guī)劃論文內(nèi)容，并開始著手寫畢業(yè)論文初稿。第十一周：整理材料，文件圖標(biāo)等，完成畢業(yè)論文的撰寫，交指導(dǎo)教師審查。第十二周：論文修改，打印，裝訂成冊，并提交。復(fù)習(xí)各種資料，準(zhǔn)備答辯。第十三周：答辯，畢業(yè)論文成績評定。第十四周：整理畢業(yè)論文及相關(guān)資料，完成成冊。6 參考文獻(xiàn)1徐輝,王祖強(qiáng),王照君.基于高速串行BCD碼除法的數(shù)字頻率計(jì)的設(shè)計(jì). 電子技術(shù)應(yīng)用, 2002, 31(09) : 6167 2徐成,劉彥,李仁發(fā),等.一種全同步數(shù)字頻率測量方法的研究.電子技術(shù)應(yīng)用, 2004, 38 (12) : 43 3侯伯亨,顧新.VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)(第3版) .西安: 西安電子科技大學(xué)出版社,1999 4譚會生,張昌凡.EDA技術(shù)及應(yīng)用.西安: 西安電子科技大學(xué)出版社, 2001 5魏忠,蔡勇,雷紅衛(wèi).嵌入式開發(fā)詳解.電子工業(yè)出版社 6周如輝.實(shí)時視頻處理系統(tǒng)中乒乓存儲控制器的設(shè)計(jì)J.電子元器件應(yīng)用,2006(4):66-68. 7馬忠梅.單片機(jī)的C語言應(yīng)用程序設(shè)計(jì).北京航空航天大學(xué)出版社. 8宋萬杰,羅豐,吳順君.CPLD技術(shù)極其應(yīng)用.西安電子科技大學(xué)出版社. 9常青,陳輝煌.可編程專用集成電路及其應(yīng)用與設(shè)計(jì)實(shí)踐.國防工業(yè)出版社. 10王金明,楊吉斌.數(shù)字系統(tǒng)設(shè)計(jì)與VHDLM.北京:電子工業(yè)出版社,2002,1. 11林明權(quán).VHDL數(shù)字控制系統(tǒng)設(shè)計(jì)范例M.電子