LINUX課件課件 6-1 ARM技術(shù)概述

第二章 ARM技術(shù)概述,本章將對(duì)ARM技術(shù)進(jìn)行全面論述，通過(guò)本章的學(xué)習(xí)，使大家對(duì)ARM技術(shù)有個(gè)全面的了解和掌握，建立起以ARM技術(shù)為基礎(chǔ)的嵌入式系統(tǒng)應(yīng)用和以ARM核為基礎(chǔ)的嵌入式SoC芯片設(shè)計(jì)的技術(shù)基礎(chǔ)。,本章的主要內(nèi)容為：,2.1 ARM體系結(jié)構(gòu)的發(fā)展歷史和技術(shù)特征,2.3 Thumb技術(shù)介紹,2.2 ARM體系結(jié)構(gòu)不同版本的發(fā)展概述,2.4 ARM處理器工作狀態(tài),2.5 ARM處理器工作模式,2.6 ARM寄存器組成,2.7 ARM異常中斷,本章的主要內(nèi)容為：,2.8 ARM組織結(jié)構(gòu)簡(jiǎn)介,2.9 ARM存儲(chǔ)器接口及存儲(chǔ)器層次,2.10 ARM協(xié)處理器,2.11 ARM片上總線AMBA,2.12 ARM的調(diào)試結(jié)構(gòu),2.13 ARM核綜述,2.14 基于ARM核的芯片選擇,2.1 ARM體系結(jié)構(gòu)的發(fā)展歷史和技術(shù)特征,2.1.1 ARM發(fā)展的歷程 2.1.2 ARM體系結(jié)構(gòu)的技術(shù)特征,2.1.1 ARM發(fā)展的歷程,最近10多年來(lái)ARM技術(shù)的突出成果表現(xiàn)在： 使用“Thumb”的新型壓縮指令格式，使得應(yīng)用系統(tǒng)開(kāi)發(fā)可降低系統(tǒng)成本和功耗； ARM9、ARM10、Strong-ARM和ARM11等系列處理器的開(kāi)發(fā)，顯著地提高了ARM的性能，使得ARM技術(shù)在面向高端數(shù)字音、視頻處理等多媒體產(chǎn)品的應(yīng)用中更加廣泛； 更好的軟件開(kāi)發(fā)和調(diào)試環(huán)境，加快用戶產(chǎn)品開(kāi)發(fā)； 更為廣泛的產(chǎn)業(yè)聯(lián)盟使得基于ARM的嵌入式應(yīng)用領(lǐng)域更加廣闊； 嵌入在復(fù)雜SoC中、基于ARM核的調(diào)試系統(tǒng)代表著當(dāng)今片上調(diào)試技術(shù)的前沿。,ARM發(fā)展的歷程,第一片ARM處理器是1983年10月到1985年4月間在位于英國(guó)劍橋的Acorn Computer公司開(kāi)發(fā) 。 1990年，為廣泛推廣ARM技術(shù)而成立了獨(dú)立的公司 。 20世紀(jì)90年代， ARM快速進(jìn)入世界市場(chǎng) 。,ARM發(fā)展的歷程,在ARM的發(fā)展歷程中，從ARM7開(kāi)始，ARM核被普遍認(rèn)可和廣泛使用 。 1995年 StrongARM 問(wèn)世 。 XScale是下一代StrongARM芯片的發(fā)展基礎(chǔ) 。 ARM10TDMI是ARM處理器核中的高端產(chǎn)品 。 ARM11是ARM家族中性能最強(qiáng)的一個(gè)系列 。,ARM發(fā)展的歷程,ARM技術(shù)還將不斷發(fā)展。在嵌入式領(lǐng)域，ARM已取得了極大的成功，造就了IP核商業(yè)化、市場(chǎng)化的神話，迄今為止，還沒(méi)有任何商業(yè)化的IP核交易和使用達(dá)到ARM的規(guī)模。據(jù)最新統(tǒng)計(jì)，全球有103家巨型IT公司在采用ARM技術(shù)，20家最大的半導(dǎo)體廠商中有19家是ARM的用戶，包括德州儀器，意法半導(dǎo)體，Philips，Intel等。ARM系列芯片已經(jīng)被廣泛的應(yīng)用于移動(dòng)電話、手持式計(jì)算機(jī)以及各種各樣的嵌入式應(yīng)用領(lǐng)域，成為世界上銷量最大的32位微處理器。,2.2 ARM體系結(jié)構(gòu)的技術(shù)特征,ARM的體系結(jié)構(gòu)采用了若干Berkeley RISC處理器設(shè)計(jì)中的特征 Load/store體系結(jié)構(gòu) 固定的32位指令 3地址指令格式 也放棄了其它若干Berkeley RISC特征 寄存器窗口 延遲轉(zhuǎn)移 所有的指令單周期執(zhí)行,2.2 ARM體系結(jié)構(gòu)不同版本的發(fā)展概述,2.2.1 ARM體系結(jié)構(gòu)的基本版本 2.2.2 ARM體系結(jié)構(gòu)的演變 2.2.3 ARM體系結(jié)構(gòu)的命名規(guī)則,2.2.1 ARM體系結(jié)構(gòu)的基本版本,版本1，本版本包括下列指令： 乘法指令之外的基本數(shù)據(jù)處理指令； 基于字節(jié)，字和多字的存儲(chǔ)器訪問(wèn)操作指令（Load/Store）； 子程序調(diào)用指令BL在內(nèi)的跳轉(zhuǎn)指令； 完成系統(tǒng)調(diào)用的軟件中斷指令SWI。,ARM體系結(jié)構(gòu)的基本版本,版本2 ，與版本1相比版本2（2a）增加了下列指令： 乘和乘加指令； 支持協(xié)處理器的指令； 對(duì)于FIQ模式，提供了額外的影子寄存器； SWP指令及SWPB指令。,ARM體系結(jié)構(gòu)的基本版本,版本3較以前的版本發(fā)生了大的變化 地址空間擴(kuò)展到了32位，但除了版本3G外的其他版本是向前兼容的，也支持26位的地址空間； 分開(kāi)的當(dāng)前程序狀態(tài)寄存器CPSR（Current Program Status Register）和備份的程序狀態(tài)寄存器SPSR（Saved Program Status Register），SPSR用于在程序異常中斷時(shí)保存被中斷的程序狀態(tài)； 增加了兩種異常模式，使操作系統(tǒng)代碼可以方便地使用數(shù)據(jù)訪問(wèn)中止異常、指令預(yù)取中止異常和未定義指令異常； 增加了MRS指令和MSR指令用于完成對(duì)CPSR和SPSR寄存器的讀寫。 修改了原來(lái)的從異常中返回的指令。,ARM體系結(jié)構(gòu)的基本版本,版本4。與版本3相比，版本4增加了下列指令 有符號(hào)、無(wú)符號(hào)的半字和有符號(hào)字節(jié)的load和store指令。 增加了T變種，處理器可以工作于Thumb狀態(tài)，在該狀態(tài)下的指令集是16位的Thumb指令集。 增加了處理器的特權(quán)模式。在該模式下，使用的是用戶模式下的寄存器。,ARM體系結(jié)構(gòu)的基本版本,版本5主要由兩個(gè)變型版本5T、5TE組成 相比與版本4，版本5的指令集有了如下的變化： 提高了T變種中ARM/Thumb混合使用的效率。 增加前導(dǎo)零記數(shù)（CLZ）指令，該指令可使整數(shù)除法和中斷優(yōu)先級(jí)排隊(duì)操作更為有效； 增加了BKPT（軟件斷點(diǎn)）指令； 為協(xié)處理器設(shè)計(jì)提供了更多的可供選擇的指令； 更加嚴(yán)格地定義了乘法指令對(duì)條件碼標(biāo)志位的影響。,ARM體系結(jié)構(gòu)的基本版本,ARM體系版本6是2001年發(fā)布的。新架構(gòu)v6在降低耗電量的同時(shí)還強(qiáng)化了圖形處理性能。通過(guò)追加有效進(jìn)行多媒體處理的SIMD功能，將語(yǔ)音及圖像的處理功能提高到了原機(jī)型的4倍。ARM體系版本6首先在2002年春季發(fā)布的ARM11處理器中使用。除此之外，v6還支持多微處理器內(nèi)核。,ARM體系結(jié)構(gòu)的基本版本,ARM體系結(jié)構(gòu)總結(jié),2.2.2 ARM體系結(jié)構(gòu)的演變,1）Thumb指令集（T變種） Thumb指令集是把32位的ARM指令集的一個(gè)子集重新編碼后而形成的一個(gè)特殊的16位的指令集 2）長(zhǎng)乘指令（M變種） 長(zhǎng)乘指令是一種生成64位相乘結(jié)果的乘法指令（此指令為ARM指令），M變種增加了兩條長(zhǎng)乘指令,ARM體系結(jié)構(gòu)的演變,3）增強(qiáng)型DSP指令（E變種） E變種的ARM體系增加了一些增強(qiáng)處理器對(duì)典型的DSP算法處理能力的附加指令。 4）Java加速器Jazelle（J變種） ARM的Jazelle技術(shù)是Java語(yǔ)言和先進(jìn)的32位RISC芯片完美結(jié)合的產(chǎn)物 。 5）ARM媒體功能擴(kuò)展（SIMD變種）,2.2.3 ARM體系結(jié)構(gòu)的命名規(guī)則,表示ARM/Thumb體系版本的命名格式的ARM/Thumb體系版本由下面幾部分組成的： 基本字符串ARMv。 基本字符串后為ARM指令集版本號(hào)，目前是1-6的數(shù)字字符。 ARM指令集版本號(hào)后為表示所含變種的字符。由于在ARM體系版本4以后，M變種成為系統(tǒng)的標(biāo)準(zhǔn)部件，所以字符M通常也不單獨(dú)列出來(lái)。 最后使用的字符x表示排除某種功能。,2.3 Thumb技術(shù)介紹,ARM的RISC體系結(jié)構(gòu)的發(fā)展中已經(jīng)提供了低功耗、小體積、高性能的方案。而為了解決代碼長(zhǎng)度的問(wèn)題，ARM體系結(jié)構(gòu)又增加了變種，開(kāi)發(fā)了一種新的指令體系，這就是Thumb指令集，它是ARM技術(shù)的一大特色。 2.3.1Thumb的技術(shù)概述 2.3.2Thumb的技術(shù)實(shí)現(xiàn) 2.3.3Thumb技術(shù)的特點(diǎn),2.3.1 Thumb的技術(shù)概述,Thumb是ARM體系結(jié)構(gòu)的擴(kuò)展。它有從標(biāo)準(zhǔn)32位ARM指令集抽出來(lái)的36條指令格式，可以重新編成16位的操作碼。這能帶來(lái)很高的代碼密度 ARM7TDMI是第一個(gè)支持Thumb的核，支持Thumb的核僅僅是ARM體系結(jié)構(gòu)的一種發(fā)展的擴(kuò)展，所以編譯器既可以編譯Thumb代碼，又可以編譯ARM代碼 支持Thumb的ARM體系結(jié)構(gòu)的處理器狀態(tài)可以方便的切換、運(yùn)行到Thumb狀態(tài)，在該狀態(tài)下指令集是16位的Thumb指令集 。,2.3.2 Thumb技術(shù)的特點(diǎn),在性能和代碼大小之間取得平衡，在需要較低的存儲(chǔ)代碼時(shí)采用Thumb指令系統(tǒng)，但有比純粹的16位系統(tǒng)有較高的實(shí)現(xiàn)性能，因?yàn)閷?shí)際執(zhí)行的是32位指令，用Thumb指令編寫最小代碼量的程序，卻取得以ARM代碼執(zhí)行的最好性能,Thumb技術(shù)的特點(diǎn),與ARM指令集相比Thumb指令集具有以下局限 完成相同的操作，Thumb指令通常需要更多的指令，因此在對(duì)系統(tǒng)運(yùn)行時(shí)間要求苛刻的應(yīng)用場(chǎng)合ARM指令集更為適合； Thumb指令集沒(méi)有包含進(jìn)行異常處理時(shí)需要的一些指令，因此在異常中斷時(shí)，還是需要使用ARM指令，這種限制決定了Thumb指令需要和ARM指令配合使用。,2.4 ARM處理器工作狀態(tài),ARM處理器核可以工作在以下2種狀態(tài) 1） ARM狀態(tài) 32位，ARM狀態(tài)下執(zhí)行字對(duì)準(zhǔn)的32位ARM指令； 2）Thumb狀態(tài) 16位，Thumb狀態(tài)下執(zhí)行半字對(duì)準(zhǔn)的16位Thumb指令。在Thumb狀態(tài)下，程序計(jì)數(shù)器PC使用位1選擇另一個(gè)半字。,ARM處理器工作狀態(tài),在程序執(zhí)行的過(guò)程中，處理器可以在兩種狀態(tài)下切換 。 ARM和Thumb之間狀態(tài)的切換不影響處理器的模式或寄存器的內(nèi)容。 ARM指令集和Thumb指令集都有相應(yīng)的狀態(tài)切換命令。 ARM處理器在開(kāi)始執(zhí)行代碼時(shí)，只能處于ARM狀態(tài)。,ARM處理器工作狀態(tài),ARM處理器在兩種工作狀態(tài)之間切換方法： 進(jìn)入Thumb狀態(tài)： 當(dāng)操作數(shù)寄存器Rm的狀態(tài)位bit0為1時(shí)，執(zhí)行BX Rm指令進(jìn)入Thumb狀態(tài)（指令詳細(xì)介紹見(jiàn)第三章）。如果處理器在Thumb狀態(tài)進(jìn)入異常，則當(dāng)異常處理（IRQ，F(xiàn)IQ，Undef，Abort和SWI）返回時(shí)，自動(dòng)切換到Thumb狀態(tài)。 進(jìn)入ARM狀態(tài)： 當(dāng)操作數(shù)寄存器Rm的狀態(tài)位bit0為0時(shí)，執(zhí)行BX Rm指令進(jìn)入ARM狀態(tài)。如果處理器進(jìn)行異常處理（IRQ，F(xiàn)IQ，Undef，Abort和SWI），在此情況下，把PC放入異常模式鏈接寄存器LR中，從異常向量地址開(kāi)始執(zhí)行也可以進(jìn)入ARM狀態(tài)。,2.5 ARM處理器工作模式,CPSR（當(dāng)前程序狀態(tài)寄存器）的低5位用于定義當(dāng)前操作模式 , 如圖示：,ARM處理器工作模式,除用戶模式外的其他6種模式稱為特權(quán)模式 。 特權(quán)模式中除系統(tǒng)模式以外的5種模式又稱為異常模式，即 ： FIQ（Fast Interrupt Request） IRQ（Interrupt ReQuest） SVC（Supervisor） 中止（Abort） 未定義（Undefined）,2.6 ARM寄存器組成,2.6.1ARM寄存器組成概述 2.6.2ARM狀態(tài)下的寄存器組織 2.6.3Thumb狀態(tài)下的寄存器組織,2.6.1 ARM寄存器組成概述,ARM處理器總共有37個(gè)寄存器，可以分為以下兩類寄存器 ： 1） 31個(gè)通用寄存器 ： R0R15； R13_svc、R14_svc； R13_abt、R14_abt； R13_und、R14_und； R13_irq、R14_irq； R8_frq-R14_frq。 2）6個(gè)狀態(tài)寄存器 CPSR；SPSR_svc、SPSR_abt、SPSR_und、SPSR_irq和SPSR_fiq 。,2.6.2ARM狀態(tài)下的寄存器組織,1）ARM狀態(tài)的寄存器簡(jiǎn)介： ARM狀態(tài)下的寄存器組織：,ARM狀態(tài)下的寄存器組織,2) ARM狀態(tài)的通用寄存器 不分組寄存器（The unbanked registers） R0R7 分組寄存器（The banked registers）： R8R14 程序計(jì)數(shù)器：R15（PC）,ARM狀態(tài)下的寄存器組織,不分組寄存器R0R7 R0R7是不分組寄存器。這意味著在所有處理器模式下，它們每一個(gè)都訪問(wèn)的是同一個(gè)物理寄存器。它們是真正并且在每種狀態(tài)下都統(tǒng)一的通用寄存器。 未分組寄存器沒(méi)有被系統(tǒng)用于特別的用途，任何可采用通用寄存器的應(yīng)用場(chǎng)合都可以使用未分組寄存器，但必須注意對(duì)同一寄存器在不同模式下使用時(shí)的數(shù)據(jù)保護(hù) 。,ARM狀態(tài)下的寄存器組織,分組寄存器R8-R14 ： 分組寄存器R8-R12： FIQ模式分組寄存器R8R12 。 FIQ以外的分組寄存器R8R12 。 分組寄存器R13、R14 寄存器R13通常用做堆棧指針SP 。 寄存器R14用作子程序鏈接寄存器（Link RegisterLR），也稱為L(zhǎng)R。,ARM狀態(tài)下的寄存器組織,程序計(jì)數(shù)器R15 ： 寄存器R15被用作程序計(jì)數(shù)器，也稱為PC 。 R15值的改變將引起程序執(zhí)行順序的變化，這有可能引起程序執(zhí)行中出現(xiàn)一些不可預(yù)料的結(jié)果 。 ARM處理器采用多級(jí)流水線技術(shù)，因此保存在R15的程序地址并不是當(dāng)前指令的地址 。 一些指令對(duì)于R15的用法有一些特殊的要求 。,ARM狀態(tài)下的寄存器組織,3)ARM程序狀態(tài)寄存器 所有處理器模式下都可以訪問(wèn)當(dāng)前的程序狀態(tài)寄存器CPSR。CPSR包含條件碼標(biāo)志、中斷禁止位、當(dāng)前處理器模式以及其它狀態(tài)和控制信息。 在每種異常模式下都有一個(gè)對(duì)應(yīng)的物理寄存器程序狀態(tài)保存寄存器SPSR。當(dāng)異常出現(xiàn)時(shí)，SPSR用于保存CPSR的狀態(tài)，以便異常返回后恢復(fù)異常發(fā)生時(shí)的工作狀態(tài)。,ARM狀態(tài)下的寄存器組織,CPSR和SPSR的格式,2.6.3Thumb狀態(tài)下的寄存器組織,Thumb狀態(tài)下的寄存器集是ARM狀態(tài)下寄存器集的子集。程序員可以直接訪問(wèn)8個(gè)通用的寄存器（R0R7），程序計(jì)數(shù)器PC、堆棧指針SP、連接寄存器LR和當(dāng)前狀態(tài)寄存器CPSP。每一種特權(quán)模式都各有一組SP，LR和SPSR。,2.7 ARM的異常中斷,在ARM體系結(jié)構(gòu)中，異常中斷用來(lái)處理軟件中斷、未定義指令陷阱（它不是真正的“意外”事件）及系統(tǒng)復(fù)位功能（它在邏輯上發(fā)生在程序執(zhí)行前而不是在程序執(zhí)行中，盡管處理器在運(yùn)行中可能再次復(fù)位）和外部事件，這些“不正常”事件都被劃歸“異?！?，因?yàn)樵谔幚砥鞯目刂茩C(jī)制中，它們都使用同樣的流程進(jìn)行異常處理。,ARM的異常中斷,ARM的異常中斷響應(yīng)過(guò)程； 從異常中斷處理程序中返回 ； 異常中斷向量表； 異常中斷的優(yōu)先級(jí) ；,ARM的異常中斷響應(yīng)過(guò)程,ARM處理器對(duì)異常中斷的響應(yīng)過(guò)程如下： 將CPSR的內(nèi)容保存到將要執(zhí)行的異常中斷對(duì)應(yīng)的SPSR中 。 設(shè)置當(dāng)前狀態(tài)寄存器CPSR中的相應(yīng)位 將引起異常指令的下一條指令的地址保存到新的異常工作模式的R14 。 給程序計(jì)數(shù)器（PC）強(qiáng)制賦值 。,ARM的異常中斷響應(yīng)過(guò)程,每個(gè)異常模式對(duì)應(yīng)有兩個(gè)寄存器R13_、R14_分別保存相應(yīng)模式下的堆棧指針、返回地址；堆棧指針可用來(lái)定義一個(gè)存儲(chǔ)區(qū)域保存其它用戶寄存器，這樣異常處理程序就可以使用這些寄存器。 FIQ模式還有額外的專用寄存器R8_fiqR12_fiq，使用這些寄存器可以加快快速中斷的處理速度。,從異常中斷處理程序中返回,從異常中斷處理程序中返回時(shí)，需要執(zhí)行 以下四個(gè)基本操作 ： 所有修改過(guò)的用戶寄存器必須從處理程序的保護(hù)堆棧中恢復(fù)（即出棧）。 將SPSR_mode寄存器內(nèi)容復(fù)制到CPSR中，使得CPSR從相應(yīng)的SPSR中恢復(fù)，即恢復(fù)被中斷的程序工作狀態(tài)。 根據(jù)異常類型將PC變回到用戶指令流中相應(yīng)指令處。 最后清除CPSR中的中斷禁止標(biāo)志位I/F。,異常中斷向量表,中斷向量表中指定了各異常中斷與其處理程序的對(duì)應(yīng)關(guān)系 。 每個(gè)異常中斷對(duì)應(yīng)的中斷向量表的4個(gè)字節(jié)的空間中存放一個(gè)跳轉(zhuǎn)指令或者一個(gè)向PC寄存器中賦值的數(shù)據(jù)訪問(wèn)指令 。 存儲(chǔ)器的前8個(gè)字中除了地址0x00000014之外，全部被用作異常矢量地址 。,異常中斷的優(yōu)先級(jí),當(dāng)幾個(gè)異常中斷同時(shí)發(fā)生時(shí)，在ARM中通過(guò)給各異常中斷賦予一定的優(yōu)先級(jí)來(lái)實(shí)現(xiàn)處理次序 ： 復(fù)位（最高優(yōu)先級(jí)）； 數(shù)據(jù)異常中止； FIQ； IRQ； 預(yù)取指異常中止； SWI、，未定義指令（包括缺協(xié)處理器）。,2.8 ARM典型流水線技術(shù)簡(jiǎn)介,2.8.1三級(jí)流水線ARM的組織 2.8.2五級(jí)流水線ARM的組織,2.8.1三級(jí)流水線ARM的組織,1）ARM的3級(jí)流水線介紹 到ARM7為止的ARM處理器使用的簡(jiǎn) 單3級(jí)流水線分別為 ： 取指級(jí) ； 譯碼級(jí) ； 執(zhí)行級(jí) ；,三級(jí)流水線ARM的組織,2）ARM 3級(jí)流水線下PC的行為 在3級(jí)流水線的執(zhí)行過(guò)程中，當(dāng)通過(guò)R15寄存器直接訪問(wèn)PC時(shí)，必須考慮到此時(shí)流水線的執(zhí)行過(guò)程的真實(shí)情況,三級(jí)流水線的PC行為,2.8.2 五級(jí)流水線ARM的組織,使用5級(jí)流水線的ARM處理器包含下面5個(gè)流水線級(jí) ： 取指 譯碼 執(zhí)行 緩沖數(shù)據(jù) 回寫,2.9 ARM存儲(chǔ)器接口及存儲(chǔ)器層次,多級(jí)存儲(chǔ)器使它包括一個(gè)容量小但速度快的從存儲(chǔ)器和一個(gè)容量大但速度慢的主存儲(chǔ)器，根據(jù)典型程序的實(shí)驗(yàn)統(tǒng)計(jì)，這個(gè)存儲(chǔ)器系統(tǒng)的外部行為在絕大部分時(shí)間象一個(gè)即大又快的存儲(chǔ)器。這個(gè)容量小但速度快的元件是Cache，它自動(dòng)地保存處理器經(jīng)常用到的指令和數(shù)據(jù)的拷貝。 本節(jié)首先對(duì)ARM支持的存儲(chǔ)數(shù)據(jù)類型和處理器中數(shù)據(jù)存儲(chǔ)格式進(jìn)行介紹，在此基礎(chǔ)上介紹了ARM存儲(chǔ)器的接口設(shè)計(jì)，主要包括存儲(chǔ)器接口、Cache、MMU和保護(hù)單元，建立起ARM處理器的整個(gè)存儲(chǔ)體系的概念和設(shè)計(jì)方法。,ARM存儲(chǔ)器接口及存儲(chǔ)器層次,2.9.1 ARM存儲(chǔ)數(shù)據(jù)類型和存儲(chǔ)格式 2.9.2 ARM的存儲(chǔ)器層次簡(jiǎn)介 2.9.3 ARM存儲(chǔ)系統(tǒng)簡(jiǎn)介,2.9.1ARM存儲(chǔ)數(shù)據(jù)類型和存儲(chǔ)格式,ARM處理器支持以下6種數(shù)據(jù)類型 ： 8位有符號(hào)和無(wú)符號(hào)字節(jié)。 16位有符號(hào)和無(wú)符號(hào)半字，它們以兩字節(jié)的邊界定位。 32位有符號(hào)和無(wú)符號(hào)字，它們以4字節(jié)的邊界定位。,ARM存儲(chǔ)數(shù)據(jù)類型和存儲(chǔ)格式,存儲(chǔ)器組織 在以字節(jié)為單位尋址的存儲(chǔ)器中有“小端”和“大端”兩種方式存儲(chǔ)字，這兩種方式是根據(jù)最低有效字節(jié)與相鄰較高有效字節(jié)相比是存放在較低的還是較高的地址來(lái)劃分的，兩種存儲(chǔ)方式如圖所示。,2.9.2 ARM的存儲(chǔ)器層次簡(jiǎn)介,寄存器組 片上RAM 片上Cache 主存儲(chǔ)器 硬盤,2.10 ARM協(xié)處理器,ARM通過(guò)增加硬件協(xié)處理器來(lái)支持對(duì)其指令集的通用擴(kuò)展，通過(guò)未定義指令陷阱支持這些協(xié)處理器的軟件仿真。簡(jiǎn)單的ARM核提供板級(jí)協(xié)處理器接口，因此協(xié)處理器可以作為一個(gè)獨(dú)立的元件接入。 最常使用的協(xié)處理器是用于控制片上功能的系統(tǒng)協(xié)處理器，例如控制ARM720上的高速緩存Cache和存儲(chǔ)器管理單元MMU等。ARM也開(kāi)發(fā)了浮點(diǎn)協(xié)處理器，也可以支持其它的片上協(xié)處理器。ARM體系結(jié)構(gòu)支持通過(guò)增加協(xié)處理器來(lái)擴(kuò)展指令集的機(jī)制。,2.11 ARM片上總線AMBA,先進(jìn)的微控制器總線體系結(jié)構(gòu) AMBA是ARM公司公布的總線標(biāo)準(zhǔn) AHB（Advanced High-performance Bus）：用于連接高性能系統(tǒng)模塊。它支持突發(fā)數(shù)據(jù)傳輸方式及單個(gè)數(shù)據(jù)傳輸方式，所有時(shí)序參考同一個(gè)時(shí)鐘沿。 ASB（Advanced System Bus）：用于連接高性能系統(tǒng)模塊，它支持突發(fā)數(shù)據(jù)傳輸模式。 APB（Advance Peripheral Bus）：是一個(gè)簡(jiǎn)單接口支持低性能的外圍接口。,2.12 ARM的調(diào)試結(jié)構(gòu),嵌入式調(diào)試 調(diào)試處理器核 ARM調(diào)試硬件 EmbeddedICE,2.13 ARM核綜述,在高性能的32位嵌入式SoC設(shè)計(jì)中，幾乎都是以ARM作為處理器核。ARM核已是現(xiàn)在嵌入式SoC系統(tǒng)芯片的核心，也是現(xiàn)代嵌入式系統(tǒng)發(fā)展的方向。 ARM處理器核作為基本處理單元，根據(jù)發(fā)展需求還集成了與處理器核密切相關(guān)的功能模塊，如Cache存儲(chǔ)器和存儲(chǔ)器管理MMU硬件，這些基于微處理器核并集成這些IP核的標(biāo)準(zhǔn)配置的ARM核都具有基本“CPU”的配置，這些內(nèi)核稱為CPU核。,ARM核綜述,ARM處理器核當(dāng)前有6 個(gè)系列產(chǎn)品： ARM7 ARM9 ARM9E ARM10E, SecurCore ARM11 Intel公司推出的： StrongARM XScale,ARM核綜述,2.13.1 ARM7系列核介紹 2.13.2 ARM9系列核介紹 2.13.3 ARM10系列核 2.13.4 StrongARM和XScale系列核 2.13.5 SecurCore系列核,2.13.1 ARM7系列核介紹,ARM7TDMI是ARM公司最早為業(yè)界普遍認(rèn)可且得到了最為廣泛應(yīng)用的處理器核，特別是在手機(jī)和PDA中，隨著ARM技術(shù)的發(fā)展，它已是目前最低端的ARM核。 ARM7：32位ARM體系結(jié)構(gòu)4T版本； T：“Thumb”16位壓縮指令集； D：支持片上Debug（調(diào)試），使處理器能夠停止以響應(yīng)調(diào)試請(qǐng)求； M：增強(qiáng)型Multiplier，與前代相比具有較高的性能且產(chǎn)生64位的結(jié)果； I：“EmbeddedICE”硬件以支持片上斷點(diǎn)和觀察點(diǎn)。,ARM7系列核介紹,1）ARM7TDMI組織結(jié)：ARM7TDMI重要的特性有 實(shí)現(xiàn)ARM體系結(jié)構(gòu)版本4T，支持64位結(jié)果的乘法，半字、有符號(hào)字節(jié)存取； 支持Thumb指令集，可降低系統(tǒng)開(kāi)銷； 328 DSP 乘法器； 32位尋址空間- 4GB 線性地址空間； 它包含了EmbeddedICE模塊以支持嵌入式系統(tǒng)調(diào)試； 調(diào)試硬件由JTAG測(cè)試訪問(wèn)端口訪問(wèn)，因此JTAG控制邏輯被認(rèn)為是處理器核的一部分。 廣泛的ARM 和第三方支持，并與 ARM9 Thumb 系列 ARM10 Thumb 系列和StrongARM處理器相兼容。,ARM7系列核介紹,2）ARM7TDMI硬件接口 按接口信號(hào)的功能劃分為存儲(chǔ)器接口、MMU接口、片上調(diào)試、JTAG邊界掃描擴(kuò)展以及時(shí)鐘接口等十四類接口信號(hào)。各接口信號(hào)包括接口信號(hào)和接口控制信號(hào),ARM7TDMI核的外圍硬件接口信號(hào)圖,ARM7系列核介紹,3）綜合的ARM7TDMI-ARM7TDMIS ARM7TDMIS是ARM7TDMI的一個(gè)可綜合的版本，它是以高級(jí)語(yǔ)言描述的“軟”IP核，可以根據(jù)用戶選擇的目標(biāo)工藝的單元庫(kù)來(lái)進(jìn)行邏輯綜合和物理實(shí)現(xiàn)，它比“硬”的IP核更易于轉(zhuǎn)移到新的工藝技術(shù)上實(shí)現(xiàn)。 綜合出的整個(gè)核比“硬”核大50，電源效率降低50。同時(shí)ARM7TDMIS在綜合過(guò)程中存在支持關(guān)于處理器核功能的選項(xiàng)，這些選項(xiàng)會(huì)導(dǎo)致綜合出處理器核較小而且的功能有所下降。,ARM7系列核介紹,4）ARM7TDMI應(yīng)用 ARM7TDMI處理器核在存儲(chǔ)器配置較簡(jiǎn)單的系統(tǒng)中廣泛應(yīng)用，最為成功的典型例子是手機(jī)、PDA，在此應(yīng)用中，ARM7TDMI已成為用于控制和用戶接口功能的事實(shí)上的標(biāo)準(zhǔn)處理器。當(dāng)需要實(shí)現(xiàn)高性能時(shí)，具有簡(jiǎn)單存儲(chǔ)器系統(tǒng)單純的ARM7TDMI已不能滿足，系統(tǒng)的復(fù)雜程度必然要增加。往往是在ARM7TDMI上增加Cache存儲(chǔ)器、以ARM CPU核的形式增加軟件從片外存儲(chǔ)器讀、寫性能。,2.13.2ARM9系列核介紹,ARM8核是從1993年到1996年開(kāi)發(fā)的，并開(kāi)發(fā)了具有片上Cache及存儲(chǔ)器管理單元高性能ARM CPU芯片以滿足比ARM7的3級(jí)流水線更高性能的ARM核的需求。 ARM9TDMI將流水線的級(jí)數(shù)從ARM7TDMI的3級(jí)增加到5級(jí)，并使用分開(kāi)的指令與數(shù)據(jù)存儲(chǔ)器的Harvard體系結(jié)構(gòu)。ARM9TDMI的性能在相同工藝條件下近似達(dá)到ARM7TDMI兩倍,ARM9系列核介紹,1）ARM9TDMI技術(shù)特點(diǎn) 支持Thumb指令集； 含有EmbeddedICE模塊支持片上調(diào)試； 通過(guò)采用5級(jí)流水線以增加最高時(shí)鐘速率； 分開(kāi)的指令與數(shù)據(jù)存儲(chǔ)器端口以改善CPI，提高處理器性能。,ARM9系列核介紹,2）ARM9TDMI組織 ARM9內(nèi)核采用了與后面要講到的Strong ARM相同的5級(jí)流水線。ARM9TDMI與StrongARM核的主要區(qū)別在于StrongARM有一個(gè)與寄存器讀出級(jí)并行操作的專用的轉(zhuǎn)移加法器進(jìn)行轉(zhuǎn)移地址計(jì)算，而ARM9TDMI使用數(shù)據(jù)路徑中的ALU來(lái)計(jì)算轉(zhuǎn)移目標(biāo)地址。,ARM9系列核介紹,3）ARM9TDMI的流水線操作 ARM9內(nèi)核采用了與后面要講到的Strong ARM相同的5級(jí)流水線。ARM9TDMI與StrongARM核的主要區(qū)別在于StrongARM有一個(gè)與寄存器讀出級(jí)并行操作的專用的轉(zhuǎn)移加法器進(jìn)行轉(zhuǎn)移地址計(jì)算，而ARM9TDMI使用數(shù)據(jù)路徑中的ALU來(lái)計(jì)算轉(zhuǎn)移目標(biāo)地址。,ARM9系列核介紹,4）Thumb解碼和存儲(chǔ)器讀寫 5）協(xié)處理器支持 6）片上調(diào)試 7）低電壓操作 8）ARM9TDMI應(yīng)用 9）ARM9E-S及ARM946E-S和ARM966E-S,2.13.3 ARM10系列核,ARM10TDMI屬于ARM處理器核中的高端處理器核，ARM10TDMI的性能在相同工藝條件下近似達(dá)到也以ARM9TDMI的兩倍性能工作。ARM1020E/ARM10200是基于ARM10TDMI核設(shè)計(jì)的高性能CPU核。 增加最高時(shí)鐘速率。,2.13.4 StrongARM和XScale系列核,1995年，ARM、Apple、DEC公司聯(lián)合聲明將開(kāi)發(fā)一種應(yīng)用于PDA的高性能、低功耗、基于ARM體系結(jié)構(gòu)的StrongARM微處理器。 StrongARM主要特點(diǎn)有： 具有寄存器前推的5級(jí)流水線； 除64位乘法、多寄存器傳送和存儲(chǔ)器/寄存器交換指令外，其它所有普通指令均是單周期指令； 16KB、32路相聯(lián)的指令Cache，每行32字節(jié)； 16KB、32路相聯(lián)的寫回式數(shù)據(jù)Cache，每行32字節(jié)； 分開(kāi)的32數(shù)據(jù)項(xiàng)的指令和數(shù)據(jù)地址變換后備緩沖器；,StrongARM和XScale系列核,8數(shù)據(jù)項(xiàng)的寫緩沖器，每個(gè)數(shù)據(jù)項(xiàng)1