一種高性能cmos帶隙基準源的設計與研究.doc

摘 要 I 摘要 在模擬及數(shù)?；旌霞呻娐吩O計中 電壓基準是非常重要的電路模塊之一 而通過巧妙設計的帶隙電壓基準更是以其與電源電壓 工藝 溫度變化幾乎無 關的特點 廣泛應用在LDO及DC DC集成穩(wěn)壓器 射頻電路 高精度A D和 D A轉換器等多種集成電路中 隨著大規(guī)模集成電路的日益復雜和精密 亦對帶隙基準電壓的溫度穩(wěn)定性 提出了更高的要求 傳統(tǒng)的帶系基準電壓源只能產(chǎn)生固定的近似 1 2V 的電壓不 能滿足在低壓場合的應用 電流模帶隙電路采用正溫度系數(shù)的電流支路 PTAT 和負溫度系數(shù)的電流支路 CTAT 并聯(lián)產(chǎn)生與溫度無關的基準電流 然后讓此電 流在電阻上產(chǎn)生基準電壓 電流模帶隙結構可以得到任意大小的基準電壓 本次設計的低壓二次溫度補償高精度帶隙基準電壓源使用的工藝是 TSMC 0 18 m 混合模擬 CMOS 工藝 輸出基準電壓可調節(jié) 設計預期指標 溫度系 數(shù) 10ppm 電源抑制比在低頻時接近 80dB 高頻時也能達到 45dB 電源電 壓范圍為 1 5V 到 2 4V 關鍵詞關鍵詞 帶隙基準源 二次溫度補償 溫度系數(shù) 電源抑制比 ABSTRACT II A Low voltage and High precision CMOS bandgap reference design In the design analog and digital mix mode circuits bandgap reference is one mode of the most important circuits And the bandgap voltage references which through clever design are also with its power supply voltage process with the characteristics of temperature change almost irrelevant widely used in LDO and DC DC integrated voltage stabilizer RF circuit high precision A D and D A converter and so on many kinds of integrated circuits Along with large scale integrated circuit of the increasingly complex and precision also bandgap benchmark voltage temperature stability put forward higher request The traditional belt department benchmark voltage source produces fixed approximate 1 2V cannot satisfy the voltage in the application of low pressure occasions Current mode bandgap circuit USES is the temperature coefficient of current branch and negative temperature coefficient of current branch regardless of temperature of parallel produce benchmark current Then let the current benchmark voltage produce in the resistance Current mode bandgap structure can get any size benchmark voltage The design of low pressure second temperature compensation high precision bandgap voltage sources used benchmark craft is TSMC 0 18 um hybrid analog digital craft Output benchmark voltage can be adjusted Temperature coefficient is 9ppm Power Supply Rejection Ratio can be 86dB Supply voltage range from 1 5V to 2 5 V Reached the expected performance indicators Simple structure and realize low output voltage requirements Key Words Bandgap benchmark source Second temperature compensation Temperature coefficient Power Supply Rejection Rati 目錄 III 第第 1 章章緒論緒論 1 1 1 研究背景 1 1 2 基準源的分類與特點 1 1 3 文章結構 2 第第 2 章章偏置電路偏置電路 7 2 1 偏置電路的概述 7 2 2 與電源無關的偏置電路 7 第第 3 章章帶隙基準的結構原理帶隙基準的結構原理 8 3 1 帶隙基準基本原理 8 3 2 WIDLAR 結構 13 3 3 KUJIK 結構 13 3 4 雙極晶體管的溫度特性 負溫度系數(shù)電壓 12 3 5 雙極晶體管的溫度特性 正溫度系數(shù)電壓 14 3 6 非線性項補償帶隙基準源電路圖 15 第第 4 章章帶隙核心電路的設計帶隙核心電路的設計 16 4 1 基準源整體結構 16 4 2 運放的設計 16 4 2 1 運放的結構 16 4 2 2 相位的補償 18 4 2 3 失調電壓對基準電壓源的影響 18 4 2 4 運放仿真結果 19 4 3 啟動電路的設計 20 4 4 基準電路的設計 23 第第 5 章章仿真結果仿真結果 24 第第 6 章章結結 論論 29 參考文獻參考文獻 30 致致 謝謝 31 第第 7 章章外文資料原文外文資料原文 32 7 1 BANDGAP REFERENCE 32 7 2 COLLECTOR CURRENT VARIATION 34 第第 8 章章譯文譯文 35 8 1 帶隙基準 35 8 2 集電極電流變化 38 第 1 章 緒論 1 第 1 章 緒論 1 1 研究背景 基準電壓源或電壓參考 Voltage Reference 通常是指在電路中用作電壓 基準的高穩(wěn)定度的電壓源 隨著集成電路規(guī)模的不斷增大 尤其是系統(tǒng)集成技 術 SOC 的發(fā)展 它也成為大規(guī)模 超大規(guī)模集成電路和幾乎所有數(shù)字模擬系統(tǒng) 中不可缺少的基本電路模塊 在許多集成電路和電路單元中 如數(shù)模轉換器 DAC 模數(shù)轉換器 ADC 線性穩(wěn)壓器和開關穩(wěn)壓器 都需要精密而又穩(wěn)定的電壓基準 在數(shù)模轉換器中 DAC根據(jù)呈現(xiàn)在其輸入端上的數(shù)字輸入信號 從DC基準電壓中選擇和產(chǎn)生模擬 輸出 在模數(shù)轉換器中 DC電壓墓準又與模擬輸入信號一起用于產(chǎn)生數(shù)字化的 輸出信號 在精密測量儀器儀表和廣泛應用的數(shù)字通信系統(tǒng)中都經(jīng)常把基準電壓源用作 系統(tǒng)測量和校準的基準 因此 基準電壓源在模擬集成電路中占有很重要的地 位 它直接影響著電子系統(tǒng)的性能和精度 近年來對它的研究也一直很活躍 運用雙極型工藝制成的基準電壓源已能達到相當高的性能和精度 與之同時 二十世紀七十年代以來 由于對MOS晶體管的基本理論和制造 技術的深入研究 加上電路設計和工藝技術的進步 MOS模擬集成電路得到了 迅速發(fā)展 其中CMOS電路更是憑其工藝簡單 器件面積小 集成度高和功耗 低等優(yōu)點 成為數(shù)字集成電路產(chǎn)品的主流 在這一背景下 為了獲得低成本 高性能的模擬集成電路產(chǎn)品 基于標準數(shù)字CMOS工藝的各種高精度模擬電路 受到了人們的關注 并成為集成電技術中的一個重要研究領域 而各種高精度 基準電壓源由于其在數(shù)字模擬系統(tǒng)中的廣泛應用 更加具有廣闊的開發(fā)與應用 前景 1 2 基準源的分類與特點 基準電壓源主要有齊納二極管 隱埋齊納二極管和帶隙基準電壓源三 種 它們都可以設計成兩端并聯(lián)式電路或者三端串聯(lián)式電路 基準電流源主要 是簡單基準電流 MOS峰值電流源 閾值電壓相關電流源和帶隙基準電流源 齊納二極管主要工作在反偏擊穿區(qū)域 因為擊穿電壓相對比較穩(wěn)定 可以 通過一定的反向電流驅動產(chǎn)生穩(wěn)定的基準源 它的特點是輸入范圍寬 為2V 電子科技大學成都學院本科畢業(yè)設計論文 2 200V 它們還具有很寬范圍的功率 從幾個毫瓦到幾瓦 但精確度達不到高精 度應用的要求 靜態(tài)電流較大 1 10mA 齊納基準源的另一個問題是它的輸出 阻抗 內部的非零阻抗將導致基準電壓隨負載電流的變化而發(fā)生變化 選擇低 輸出阻抗的齊納基準源將減小這一效應 此外 它的長期穩(wěn)定性比較差 埋入型齊納二極管是一種比常規(guī)齊納二極管更穩(wěn)定的特殊齊納二極管 這 是因為采用了植入硅表面以下的結構 除了具有輸入電壓范圍寬的特點 精度 比常規(guī)齊納二極管的基準源提高很多 但部分器件不能吸入電流 帶隙基準電壓源包括雙極型帶隙基準源和CMOS帶隙基準源 帶隙基準電壓 源的性能較其他基準有了很大的飛躍 它的溫度系數(shù)可以做的很小 可獲得 1 2V到10V的各種基準電壓 由于建立在非表面的帶隙機理上 因此比齊納二極 管更穩(wěn)定 它的輸出阻抗很低 能保持很小的溫度系數(shù)而且具有長期穩(wěn)定性 同時 帶隙基準源工作的靜態(tài)電流和功耗都很小 電源電壓抑制比較大 輸出 基準電壓受電源電壓的影響很小 帶隙基準電流源的溫度系數(shù)也比較小 同時受電源和工藝的影響也比簡單 基準電流源 MOS峰值電流源 閾值電壓相關電流源要小很多 1 3 文章結構 本文的主要工作如下 1 對基準電壓源的概念進行了介紹 闡述了基準電壓源電路的定義及 其應用 對基準電壓源設計中需要的基本電路理論做了詳細的闡述 特別詳細 地分析 了解其溫度特性與電源特性 同時分折了高性能基準電壓源的原理 指出了帶隙基準電壓源的優(yōu)點 對各種不同種類電壓源的優(yōu)缺點進行了總結和 分析 2 對高精度基準電壓源 特別是帶隙基準源進行了結構上的總結 分析了 基準電壓源主要指標 并指出基準電壓源的各個部分誤差 在電流源的誤差分 析時指出了其電源特性 溫度特性及電流的匹配性 在運算放大器分析中主要 是運算放大器的增益 穩(wěn)定性 電源抑制 溫度補償重點是指出其高溫度特性 主要靠高階溫度補償取得 3 對帶隙基準源中運算放大器 電流源的實現(xiàn)中 在電流源的實現(xiàn)時 主 要考慮到電流源的匹配性 高溫度特性及高電源抑制 并通過模擬仿真加以驗 證 第 2 章 偏置電路 7 4 總結了帶隙基準電壓源電路的設計方法 并對其從以下幾方面考慮優(yōu)化 1 溫度補償?shù)膯栴} 進行非線性溫度補償原理 2 晶體管面積之比的選擇 本文中選擇的比值為 7 使電路在性能和面積達到優(yōu)化的目的 3 啟動電路的 設計 采用電流源與倒比管綜合應用 使電路穩(wěn)定工作時的開啟電路靜態(tài)電流 為零 4 仿真結果的分析 本文設計是基于 TSMC 0 18umCMOS 工藝 帶隙基準源需要產(chǎn)生一個 0 5V 的基準電壓 VREF 提供于低壓高精度的 ADC DAC 中 基準輸出電壓 VREF 的溫度系數(shù)要低于 10ppm 此外 電源抑制比是基準源的一個重要指標 C 提高電源抑制比可以從器件本身或電路結構的設計方面來實現(xiàn) 在給定工藝的 前提下 電源抑制比可由公式 PSRR dB20 得出 PSRR 要大于 DDVVout 70dB 由上述分析 本設計基準電路需要滿足的主要指標如下 1 溫度變化 40 135范圍內 基準的溫度系數(shù)低于 10ppm C C C 2 基準輸出電壓在 0 5V 左右 3 工作頻率在 1Hz 一 1GHz 的范圍內 在低頻段電源抑制比大于 70dB 4 在常溫下 電源電壓 1 2V 2 4V 的范圍內 保證基準變化小于 lmV 第 2 章 偏置電路 7 第 2 章偏置電路 2 1 偏置電路的概述 基于一階溫度補償技術的帶隙電路的基本原理在本章中 我們主要討 論在 CMOS 技術中基準產(chǎn)生的設計 首先 我們研究與電源無關的偏置電路和 啟動問題 接著 闡述與溫度無關的基準 以及帶隙基準與 CMOS 工藝的兼容 問題 如上所述 產(chǎn)生基準的目的是建立一個與電源和工藝無關 具有確定溫度 特性的直流電壓或電流 因此 我們可以將任務分為兩個設計問題 與電源無 關的偏置和溫度變化關系的確定 除了電源 工藝 溫度的不確定性外 基準產(chǎn) 生電路的其它一些參數(shù)也是十分關鍵的 2 2 與電源無關的偏置電路 假設一個理想的基準電流 如圖 1 所示 如果 IREF 不隨 VDD 變化 并忽略 M2 和 M3 的溝道長度調制效應 那么 ID2 和 ID3 就保持與電源電壓無 關 圖 2 1 與電源無關的電流鏡 作為一種近似的電流源 我們將電阻接在VDD和M1的柵極之間 如圖1 b 所 示 但是 這種電路的輸出電流對VDD很敏感 2 1 1 2 1 11LW LW gmR VDD IOUT 為了得出一個對 VDD 不敏感的解決方法 我們假定電路必須由自己偏置 即 IREF 必須通過某種方式由 IOUT 得到 這種思想是如果 IOUT 最終與 VDD 第 2 章 偏置電路 7 無關 那么 IREF 就可以是 IOUT 的一個復制 圖 2 是一個電路實現(xiàn) M3 和 M4 復制了 IOUT 從而確定了 IREF 從本質上講 IREF 被 自舉 到 IOUT 選擇一定的 MOS 管尺寸 如果忽略溝道長度調制效應 則有 IOUT KIREF 每個二極管方式連接的器件都是由一個電流源驅動的 所以相對來說 IREF 和 IOUT 與 VDD 無關 圖 2 2與電源無關的電流 由于圖 2 2 中的 IREF 和 IOUT 幾乎與 VDD 無關 其大小就由其它參數(shù)決 定 如果 M1 M4 工作在飽和態(tài) 并且 那么電路就僅僅由等式 0 IOUT KIREF 決定 因此其電流值可以是任意的 圖 2 3為確定電流而增加 Rs 第 2 章 偏置電路 7 圖 2 4消除體效應的代替電路 為了唯一確定電流值 對電路加入另 個約束 如圖 3 所示的例子 圖中 因為 PMOS 器件具有相同的尺寸 雖然要求 IOUT IREF 但是電阻 RS 減小了 M2 電流 我們可以寫出 Vgs1 Vgs2 Id2Rs 或 2 2 SOUT TT RIV LWnCoxK Iou V LWnCox Iou TH N TH Nuu 21 2 2 忽略體效應 我們有 2 3 Sout Nn OUT RI K 1 1 L W Coxu I2 因此 2 4 2 2 K 1 1 R 1 L W Coxu 2 I SNn out 正如所希望的 電流與電源電壓無關 但仍舊是工藝和溫度的函數(shù) 因為 M1 和 M2 的源極位于不同的電位 所以在前面計算中假設 VTH1 VTH2 會產(chǎn) 生一些誤差 如圖 4 一種簡單的修補方案是在 M3 的源極引入 個電阻 同 時通過將每個 PMOS 晶體管源極和襯底相連來消除體效應 如果溝道長度調制 可以忽略 圖 3 和 4 的電路會表現(xiàn)出很小的電源依賴性 正是由于這個原因 此電路中的所有晶體管均采用相對較長的溝道 在與電源無關的偏置電路中有一個很重要的問題是 簡并 偏置點的存在 例如在圖 3 的電路中 如果當電源上電時 所有的晶體管均傳輸零電流 因為 環(huán)路兩邊的分支允許零電流 則它們可以無限期地保持關斷 這種情況無法從 第 2 章 偏置電路 7 2 4 中預計到 因為在對 2 3 的處理中 我們將等式兩邊同除以時默認 IOUT IOUT0 換句話說 電路可以穩(wěn)定在兩種不同的工作狀態(tài)中的一種 上述問題被稱為電路的啟動問題 它可以通過增加一種電路加以解決 該 電路在電源上電時能驅使電路擺脫簡并偏置點 圖 5 所示的 就是個簡單的子 二極管連接的器件 M5 在上電時提供了從 VDD 經(jīng) M3 M1 到地的電流通路 所以 M3 和 M1 從而 M2 和 M4 都不會保持關斷 當然 這種方法只有在條 圖 2 5增加啟動元件的偏置電路 件 VTH1 VTH5 VTH3 VDD 上述 條件是為了保證在電路啟動后 M5 保持關斷 啟動問題一般需要仔細地分析和模擬 不僅在直流掃描仿真中要求電源電 壓從零伏開始上升 以確保寄生電容不會引起啟動失敗 而且也要在瞬態(tài)仿真 中要求電源電壓從零伏開始上升 另外 還必須在每個電源電壓下檢查電路的 特性 在復雜的電路實現(xiàn)中 可能存在不止一個的簡并點 關于帶隙基準中的啟動電路在本文第 4 章中會再具體分析 V VD DD D M M1 1 M M2 2 M M3 3 M M4 4 R Rs s M M5 5 電子科技大學成都學院本科畢業(yè)設計論文 8 第 3 章帶隙基準的結構原理 3 1 帶隙基準基本原理 帶隙基準電壓電路的原理是使負溫度系數(shù)和正溫度系數(shù)相互抵消來達到溫 度補償?shù)哪康?其結構原理圖3 1如下所示 圖 3 1 帶隙基準的結構原理圖 其中 VBE 具有負溫度特性 室溫下溫度系數(shù)約為 2mV VT VT kT q 具有正溫度系數(shù) 室溫下溫度系數(shù)約為 0 085mV 這樣 VT 乘上一個常數(shù) K 即得到基準電壓 3 1 VTBEREFKVV VBE可由經(jīng)驗公式得到 3 2 0 0 0 0 0 lnln1 C C BEGOBE I I q KT T T q KT T T V T T VV 其中 3 3 T GBE C V VV ATI 0 exp 在室溫 300K 時對VBE求導 3 4 q k T VV TT T VGBEBE 0 0 0 電子科技大學成都學院本科畢業(yè)設計論文 11 此時 VBE 的溫度系數(shù)即為上面的 2mV KVT PTAT 可以由 VBE 或 VGS MOS 管工作在亞閾值區(qū) 得到 這 里以 VBE 為例 可由兩個寄生的雙極型晶體管的集電極電流相減得到 如圖 7 所示 只要保證 VP 和 Vn 的電壓相等 電阻 R1 上的電壓即為 VBE1 和 VBE2 的電壓差 VBE 圖 3 2 VBE 的產(chǎn)生 公式如下 3 5 2 1 jc Jc q KT VBE J C 為集電極電流密度 所以 3 6 2 1 ln jc jc T V T VTBE 要在T0時得到數(shù)值為零的溫度系數(shù) 需要將正溫度系數(shù)加上負的溫度系數(shù) 將式3 4和式3 6相加 結果如下 3 7 0 0 0 0 2 1 0 0 ln0 T V T VV jc jc T V KVKV TGBET BEBE 由式 7 解得 3 8 0 000 t tBG V VVV K 此時這個K值可以由設計人員決控制 以達到0的溫度系數(shù) 將式 3 8 代 入式 3 1 可以得到式 3 9 000 TGREFVVTTV 通常 和 的值分別取3 2和1 所以在常溫300K時 VREF為1 262V 不同的 參考溫度通常具有不同的帶隙電壓曲線 目前的帶隙基準源電路主要從兩種結構發(fā)展而來 Widlar結構和Kujik結構 其中Kujik 電子科技大學成都學院本科畢業(yè)設計論文 11 結構的帶隙基準源應用更為廣泛 3 2 Widlar 結構 圖 3 3 Widlar 結構基準源電路圖 Widlar結構使用在較早期的帶隙基準源設計里 它利用一個負反饋環(huán)路 來穩(wěn)定工作點 使得輸出的參考電壓等于VBE和 VBE的某倍數(shù)電壓之和 假 設晶體管Q3最初是關閉的 則晶體管Q4將使V1逐漸增大 直到Q3的基極電壓 足夠大產(chǎn)生一個和電流I相等的電流 此時電壓V2將穩(wěn)定在Q3的基極 射極電壓 當整個電路穩(wěn)定時 輸出的參考電壓表示為 3 10 23RBEQoutVVV 3 11 32 3 2 RRV R R V 其中 3 12 213BEQBEQRVVV 流經(jīng)晶體管Q3 Q4的電流比取決于R2 R1值之比 3 3 Kujik 結構 與Widler帶隙基準電壓源不同的是 Kujik帶隙基準電壓源采用的是 CMOS工藝 而前者采用的是雙極工藝 Kujik帶隙基準源的結構如圖3 4所示 第 3 章 帶隙基準的結構原理 12 圖 3 4 Kujik 結構基準源電路圖 工作在深負反饋狀態(tài)的運放兩個輸入端虛短 即運放兩輸入端的電位近似 相等 由此可以得到 3 13 2121 RRII 以及 3 14 n R R V RR n I I V R VV I T T BEBE 1 2 33 2 1 3 21 2 ln 1 ln 輸出基準電壓可表示為 3 15 n R R V R R VRIVV TBEBEref 1 2 3 2 1221 ln 由上式可知 通過合理設置R1 R2 R3以及n的值就可以得到低溫度系數(shù) 的基準電壓 Kujik帶隙基準電壓源存在運放輸入失調電壓的問題 因此必須通 過仔細的電路以及版圖的設計來消除運放失調電壓對輸出基準電壓的影響 3 4 雙極晶體管的溫度特性 負溫度系數(shù)電壓 雙極晶體管的基極一發(fā)射極電壓 或者更一般的說 Pn 結二極管的正向電 壓 具有負溫度系數(shù) 對于一個雙極器件 我們可以寫出 IC ISexp VBE VT 其 中 VT kT q 飽和電流 Is 正比于 其中 u 為少數(shù)載流子的遷移率 為 2 iukTn 2 in 硅的本征載流子濃度 這些參數(shù)與溫度的關系可以表達為 其中 m 3 2 m Tuu0 并且 KT q 其中 為硅的帶隙能量 所以 exp 32 Tni eVEg12 1 3 16 kT Eg bTI m S exp 4 其中 b 是一個比例系數(shù) 寫出 VBE VT IC IS 我們現(xiàn)在可以計算基極 電子科技大學成都學院本科畢業(yè)設計論文 13 發(fā)射極電壓的溫度系數(shù)了 在對 T 取導數(shù)時 我們一定知道也是溫度的 BEVCI 函數(shù) 為了簡化分析 我們暫時假設保持不變 這樣 CI 3 17 T I I V I I T V T VS S T S CTBE ln 由上面兩個式子式3 16和式3 17我們可以得 3 18 2 43 expexp4 kT E kT E bT kT E Tmb T IgggS mm 所以 3 19 T gTS S T V kT E T V m T I I V 2 4 由式3 18和式3 19得 3 20 T T S CTBE V kT Eg T V m I I T V T V 2 4ln 等式3 20給出了在給定溫度T下基極一發(fā)射極電壓的溫度系數(shù)了 它與本身 BEV 的大小有關 當 750mV T 300時 BEVK KmVTVBE 5 1 從等式 3 20 中 我們注意到的溫度系數(shù)本身與溫度有關 如果正溫度 BEV 系數(shù)的量表現(xiàn)出一個固定的溫度系數(shù) 那么在恒定基準的產(chǎn)生電路中就會產(chǎn)生 誤差 3 5 雙極晶體管的溫度特性 正溫度系數(shù)電壓 V VD DD D R Rs s BE V Q Q1 1 Q Q2 2 0 nI 0 I 圖 3 5 不同電流密度 第 3 章 帶隙基準的結構原理 14 V VD DD D Q Q1 1 Q Q2 2 II 1O V 2O V A A n nA A 圖 3 6 不同發(fā)射區(qū)面積 如果兩個雙極晶體管工作在不相等的電流密度下 那么它們的基極一 發(fā)射極電壓的差值就與絕對溫度成正比 如圖10 如果兩個同樣的晶體管 Is1 Is2 置的集電極電流分別為nI0和I0 并忽略它們的基極電流 那么 21BEBEBEVVV 2 0 1 0 lnln S T S T I I V I nI V 3 21 nVTln 這樣 的差值就表現(xiàn)出正溫度系數(shù) BEV 3 22 n q k T VBE ln 并且 這個溫度系數(shù)與溫度或集電極電流的特性無關 3 6 非線性項補償帶隙基準源電路圖 圖 3 7 消除非線性項補償法電路圖 Tsividis 對雙極晶體管的I V 的特性進行了研究 推倒出和工藝相關 BEVBEV 的等式 電子科技大學成都學院本科畢業(yè)設計論文 15 3 23 00 0ln T T V T T VVVTVTBEBGBGBE 其中 的值取決于 NPN 或 PNP 管的結構 大約為 4 當流過三極管的電 流和溫度成正比 PTAT 則 的值為 1 而當流過三極管的電流和溫度無關時 則 的值為 0 所以根據(jù)式 3 23 得到兩個 VBE 的疊加 就可以產(chǎn)生一個非線性電壓分量 VNL VTln T T0 再用這個分量乘以某個系數(shù)后帶入 VBE 來抵消其中的非線 性項 VBE 中與溫度相關的非線性項為 TlnT VBE 展開成泰勒級數(shù)時 可表示 為 3 24 n nT aTaTaTaaTVBE 3 3 2 210 式中 是常數(shù) 可見 傳統(tǒng)的帶隙基準電路只消除了 VBE 中與 0 a 1 a n a 溫度相關的一次項 因此基準輸出電壓具有高階的溫度相關性 要減小基準輸 出電壓的溫度系數(shù) 就需要對 VBE 中與溫度相關的非線性項進行補償 第 4 章帶隙核心電路的設計 16 第 4 章帶隙核心電路的設計 4 1 基準源整體結構 本基準源的設計是基于 TSMC 0 18um 為低壓電路模塊提供穩(wěn)定的偏置 結 合 CMOS 工藝的特點 根據(jù)系統(tǒng)提出的低于 10ppm 的溫度系數(shù)的要求 采 C 用二階溫度補償技術來實現(xiàn)帶隙基準電壓源 其總體結構如圖 13 所示電路包含 了帶隙核心電路 偏置電路以及啟動電路 其中帶隙核心電路由溫度補償電路 以及運放電路構成 啟啟動動電電路路 帶帶隙隙核核 運運放放 偏偏置置電電路路 溫溫度度補補償償電電路路 圖4 1整體電路結構原理圖 4 2 運放的設計 4 2 1 運放的結構 對于運放在本帶隙基準源電路中的特定應用 所要考慮的技術指標和普通 運放有些差異 比如本運放的設計就不需要考慮共模輸入范圍 因該運放的兩 個輸入端所接電位基本為固定電位 即不需考慮動態(tài)范圍 所以在運放基本結 構的選取上采用普通的兩級n差分或p差分運放結構就可以了 而不必采用rail to rail等結構 n差分對和p差分對輸入的兩級運放結構分別如圖4 2所示 電子科技大學成都學院本科畢業(yè)設計論文 17 圖4 2 運放的整體電路 因為 P 差分對輸入的運放的電源電壓抑制比高于 n 差分對輸入的運放 因 為 NMOS 將電源的變化直接饋通至輸出端 而 PMOS 圖中的輸出端和電源之間 有電流源隔離 輸出端受電源影響較小 在本設計中選擇圖 14 的結構 是由兩 級放大器構成 第一級是由 M2 M3 M4 M5 M7 構成的差分放大電路 第 二級是由 M1 和 M6 組成的共源放大器 交流小信號等效電路如圖 4 3 圖4 3運放的小信號模型 其中R1與C1分別為第二增益級輸入端的等效電阻與分布電容 R1值為 差分輸出端M2 M7的輸出阻抗的并聯(lián) 即R1 rds2 rds7 R2 CL分別為第二 增益級 第 4 章 帶隙核心電路的設計 18 輸出端的電容與電阻 R2值為輸出放大器M1 M6的輸出阻抗rds的并聯(lián) 即 R2 rds1 rds6 電容CL主要是輸出端的負載電容 gm1 gm2分別為放大器第一 級與第二級的等效跨導 顯然 該電路的直流電壓增益Av為 4 1 2121 RRggVVAmmINOV 對于圖 14 所示的放大器 在第一級的輸出端和第二級的輸出端加上電容 Cs 對頻率進行補償時 可用圖 15 的等效電路寫出電路的節(jié)點方程 4 2 0 0212121 SCVVSCVRVVingmS 4 3 0 2022022 SCVVSCVRVVgmSL 解上述方程 得傳遞函數(shù)為 4 4 2 1 1 2 CSbS g SC A R Vm S V in O 4 2 2 相位的補償 兩級運放至少有兩個極點 而且一般都用在閉環(huán)結構中 所以出于穩(wěn) 定性考慮 必須對它進行補償 在輸出和第二級跨導級gmL的輸入之間跨接一 個電容實現(xiàn)的 其小信號模型如圖4 4所示 圖4 4相位補償電路 加了補償電容Cc將產(chǎn)生兩個結果 第一 主極點將明顯地移向復頻面的原 點 第二 由于負反饋降低了第二級的輸出電阻 次極點將向遠離復頻面原點 的地方移動 傳遞函數(shù)為 1 1 2 11IIIIIIIIIIIIIII IIIIIIII CcCCcCCICIIRRsCcRRgmCcCRCcCRs gmsCcRRgmgm Vin Vout 4 5 電子科技大學成都學院本科畢業(yè)設計論文 19 假設兩個極點相距較遠 可得 4 6 CcRRgm P IIIII 1 1 4 7 CcCCcCCC Ccgm P IIIIII II 2 還有一個零點位于復頻面的正實軸上 這是通過 Cc 的前饋路徑得到的 右 半平面的零點為 4 Cc gm Z II 1 8 如果零點至少在10GBW以外 為達到450的相位裕量 第二極點必須至少 在1 2GBW以外 為了達到60的相位裕量 第二極點必須高于GBW的2 2倍 4 9 L LI C gm Cm gm GBW 2 1 這是因為所需的Cm隨gml按比例增大 但GBW可以通過增大輸出跨導和減 小負載電容來增大 相位裕度可以用下式來估算 Lgm gm Z GBW p GBW p GBW PM 1 1 1 1 2 1 1 1 tan63 tantantan180 4 10 從上式可知 放大器的相位裕度十分依賴于 gml 和 gmL 的比值 這事實上 顯示了右半平面零點對相位裕度的影響 右半平面零點的存在是由從補償電容 流向輸出的前饋小信號電流引起的 如果 gmL 很大 小信號輸出電流大于前饋 電流 那么 右半平面零點將出現(xiàn)在很高的頻率 因而小的 gml gmL 給出一 個更好的相位裕度 4 2 3 失調電壓對基準電壓源的影響 本次設計使用了一個差分放大器來鉗位產(chǎn)生IPTAT 假設誤差放大器輸入端 存在失調電壓Vos 且低頻增益趨于無窮大 則得到下面的等式 outYOSXVVVVA 3 2 2R VV R VVBEYXout 4 11 2BEXVV 第 4 章 帶隙核心電路的設計 20 綜合上面的式子可得到輸出電壓 4 12 2 32 3 lnBEOSTV RR R VNVVout 可以看出 失調電壓直接影響了基準電壓的精度 為抵消這一誤差 下面 3 種是比較常用的方法 1 疊加兩個VBE 使得Vos對輸出電壓的影響減少約一倍改寫上式可得 4 13 32 3 2 32 3 ln2 RR R V RR R VNVVoutBEOST 失調電壓對輸出的影響通過括號里的第一項的增大而減小了 然而通過分 析可知供電電壓至少高于 2 VBE 即必須大于 1 3V 本次設計的供電電壓為 1 5V 以下 所以這種方法無法應用于低電壓設計 2 增大 N 值 比如 24 也可減少 VOS 對輸出電壓的影響 增大 N 值 為 24 后 ln24 4 9 又知 ln8 2 8 所以失調電壓 VOS 的影響減少了 43 但 PNP 管的面積卻增了 3 倍 根據(jù) TSMC 的 0 18 m 標準 CMOS 工藝提供的模 型 單個 PNP 管的發(fā)射極面積達 10 mx10 m 顯然 24 個 PNP 管會占用很大 的面積 所以如果芯片面積裕量有限這種方法并不是一個非常好的選擇 3 增加誤差放大器輸入管尺寸 選擇合理結構精確匹配 誤差放大器的 失調電壓主要來源于差分輸入管的不匹配 所以適當增大輸入管的尺寸可減小 誤差 考慮到設計需要 本次設計選用第三種方法 4 2 4 運放仿真結果 放大器的低頻增益約 86dB 單位增益帶寬 1 3MHz 相位裕度 63 PRSS 100dB 電子科技大學成都學院本科畢業(yè)設計論文 21 圖4 5運放的電源抑制比 圖4 6運放增益和相位 4 3 啟動電路的設計 假設電路上電后 由于失調電壓的存在 導致誤差放大器的輸出偏高而不 第 4 章 帶隙核心電路的設計 22 足以開啟 PMOS 管 則帶隙基準電路中不會電流通過 這樣輸出的基準電壓保 持為 0 電路始終維持在穩(wěn)態(tài)點 B 為避免這一情況 必須要加入一個啟動電 路使得電路上電后能迅速產(chǎn)生一個偏置電流把電路拉向正常工作點 A 啟動電 路的一般要求有以下幾點 1 能快速產(chǎn)生偏置電流來啟動電路 2 主電路一進入穩(wěn)定工作狀態(tài)后啟動電路能自動關閉 3 不影響基準電路的正常工作 不影響輸出基準電壓的精度 本次啟動電路設計引入了數(shù)字電路中反向器的思路 這種啟動電路具有器 件使用少 功率損耗趨于 0 適合低壓應用等優(yōu)點 具體分析如下 圖4 7 啟動電路 如圖4 7所示M24 M16的柵極接PNP的射極 M23 M19增加過驅電壓保 證M24的柵極為VBE時不能導通 電容C1的上端接電源 下端接放大器的輸出 假設上電后電路工作在零穩(wěn)態(tài)點B 則PNP管應該沒有電流通過 VBE接近0 此時M24 M16構成的反向器拉高M22的柵極 M22導通后它的漏極電位降低 如果這個電位小于VDD 3VTHP 則此時PMOS管應能夠導通 為誤差放大器和 基準核注入電流 直到電路達到穩(wěn)態(tài)點A 此時反向器輸入端電壓約為0 67V 它的輸出接近0 M22立即被關閉 如果器件參數(shù)設置得當 正常工作后整個啟 動電路的功率損耗很低 為nW級 電容C2有保護電路的作用 用以防止上電時 第 4 章 帶隙核心電路的設計 22 出現(xiàn) 第 4 章 帶隙核心電路的設計 24 的電流尖峰 這個電容不需要很高的精度 使用MOS電容就可以達到保護作用 4 4 基準電路的設計 圖4 8帶隙基準完整仿真電路 如圖20所示帶隙基準電路的整體電路由核心電路 運算放大器 偏置電路 啟動電路四部分組成 表1為整個帶隙基準的原理圖 其中MOS管器件和晶體 管 電容等器件參數(shù)如下 第 4 章 帶隙核心電路的設計 24 表4 1器件參數(shù)列表 器件名 設置參數(shù) 并聯(lián)數(shù)器件名 設置參數(shù) 并聯(lián)數(shù) M1 L W 1 10 1 M6 L W 1 2 2 M2 L W 1 10 2 M7 L W 1 2 1 M3 L W 1 10 2 M8 L W 1 2 1 M4 L W 1 10 1 M9 L W 1 2 4 M10 L W 1 2 1 M12 L W 1 10 1 M11 L W 1 10 4 M14 L W 1 10 15 M15 L W 1 10 15 M16 L W 2 10 10 M17 L W 1 10 15 M18 L W 1 10 15 M19 L W 10 2 20 M22 L W 2 10 10 M23 L W 10 2 20 M24 L W 10 2 20 R0 L 4 24um 1 R1 L 72 14um 1 R3 L 21 16um 1 R7 L 273 7um 1 R8 L 273 7um 1 R9 L 118 97um 1 R10 L 290um 1 R11 L 290um 1 C0 W L 30u 30u 1 C1 W L 30u 30u 1 C2 W L 15u 15u 1 Q1 1010 1 Q3 1010 1 Q0 1010 7 電子科技大學成都學院本科畢業(yè)設計論文 25 第 5 章仿真結果 圖 5 1 一次補償溫度 電壓 由圖 21 根據(jù)各溫度點的電壓值和計算公式可以求得溫度系數(shù) 5 1 6 10 min max minmax TTVon VV TC 由上圖可知 在溫度 40 135變化時 輸出電壓最高為502 1mV 最低為 501mV 通過計算可知溫度漂移系數(shù)為9 3ppm 滿足了設計要求 接下來仿 真二次補償 對比一次補償看看是否能夠降低溫度漂移 第 5 章 仿真結果 26 圖 5 2 二次補償溫度 電壓 由圖22可以看出通過二次非線性溫度補償后 溫度漂移得以降低 最高電壓為 502 4mV 最低電壓為502 3mV 通過計算可以只溫度漂移系數(shù)為3ppm 電子科技大學成都學院本科畢業(yè)設計論文 27 圖 5 3 輸入電壓 輸出電壓仿真結果 室溫下 掃描輸入電壓0 2 5V 時的輸出電壓曲線表明 帶隙基準源最低能 夠在電源電壓為1V 時穩(wěn)定工作 圖 5 4 輸入電壓 輸出電壓仿真結果 電子科技大學成都學院本科畢業(yè)設計論文 29 25 室溫下 基準源電路正常工作時 電源電壓從1V增加到2 4V 也就是說當 電源電壓變化0 6V 輸出基準電壓偏差約0 5mV 電源精度為0 04 如過需要進 一步減小輸出電壓和電源的相關性 可采用CASCODE 共柵共源 結構的誤 差放大器 但同時電源電壓必須相應增加 從而導致功耗的增加 圖 5 5 電源抑制比 頻率 25 室溫下 基準源電路正常工作時 在低頻帶寬為 1KHz 內 基準的 PRSS 可以達到 74dB 根據(jù)仿真結果列表總結如下 表5 1仿真參數(shù)列表 輸出信號 參數(shù)設計目標實際仿真結果 備注 溫度系數(shù) 10ppm C 3ppm C 溫度范圍 45 135C C 電源抑制比 70dB 74dB 頻率范圍 1 1GHz 電源精度 0 5 0 04 電源電壓變化范圍 1 833 7 基準電壓 靜態(tài)電流功耗 100uA 76uA 電源電壓為1 8V 本次設計從參數(shù)上分析 具有的優(yōu)點是較低溫度系數(shù)和較高的電源精度 還有較低的功耗 可以應用于低功耗和高精度 LDO 低壓線性穩(wěn)壓器 中 但 不足之處在于較低電源電壓給電源抑制比的提高帶來的難題而造成 PRSS 較低 希望今后能夠采用一些特殊的結構進行設計 來提高電源抑制比 第 6 章 結論 30 第 6 章結 論 本文設計并實現(xiàn)了一個高精度低溫度系數(shù)的 CMOS 帶隙基準電壓源帶隙基 準電壓源的性能在整個電流源電路的性能中起關鍵作用 通過對帶隙基準電壓 源的溫度特性 電源抑制性能 功耗以及精度等的分析 根據(jù)各個性能間的相 互制約關系對電路參數(shù)的選取進行折衷 該帶隙基準電壓源采用 PMOS 運算放 大器對輸出基準電壓進行非線性溫度補償 在 TSMC 0 18 mCMOS 混合信號 工藝條件下產(chǎn)生一個高精度低壓基準帶隙源 仿真結果表明 電路具有較好的溫度特性 在 40 135 溫度范圍內 輸出基準電壓的溫度系數(shù)為 9 3ppm 在電源電壓為 1 8V 時 在低頻率段 PRSS 可以到達 74dB 在高頻段 PRSS 也可以達到 60dB 在電源電壓從 1V 變 化到 2 4V 時 電源電壓變化30 輸出基準電壓偏差約 1 2mV 輸出精度 可達 0 08 在設計過程中 發(fā)現(xiàn)還存在很多需要解決的問題 在將來的研究中 可以 從以下幾個方面進行考慮 1 基準電壓源和電流源的電路是采用的 Cadence Spectre 進行的前端仿 真 但未用 Virtuoso Layout Editor 進行了版圖的設計 以及后端的仿真 以后 在條件允許的話 也要用 Hspice 分別進行前端和后端仿真以減小仿真工具帶來 的誤差 進一步驗證設計結果 2 仿真采用的是我國集成電路生產(chǎn)的主流 CMOS 0 18um 的工藝 由于 它的標準電壓是 1 8V 導致輸出端的電源電壓抑制比不是非常理想 以后要盡 可能地采用 SiewKuokHoon 等提出的結構來提高這個指標 3 未來集成電路的發(fā)展趨勢是低壓和低功耗 隨著工藝不斷進步 器件 的工作電壓會減小 上述設計的基準源將不再適用 所以要采用新的工藝模型 設計新的電路結構 注意采用亞閾值 MOSFET 器件 進一步降低器件的功耗 電子科技大學成都學院本科畢業(yè)設計論文 31 參考文獻參考文獻 1 WIDLAR RJ New Developments in IC Voltage Regulators J J Sol StaCirc 1971 2 Malcovati P Maloberti F New Curvature Compensation Technique for CMOS Bandgap Reference with Sub l V Operation J IEEE Solid state Circuit 2001 36 7 1076 1081 3 Doyle J Young J un Lee Yong Bin A CMOS sub bandgap Reference Circuit with l V Power Supply Voltage J IEEE Sol id state Circuit 2004 39 1 252 255 4 Kevin Tom Atila Alvandpour Curvature Compensated CMOS Bandgap with Sub 1 V Supply 2006 5 Malcovati P Maloberti F Pruzzi M Curvature Compensated BiCMOS Bandgap with 1 V Supply Voltage 2001 07 6 畢查德 拉扎維 陳貴燦模擬CMOS集成電路設計 2003 7 IANG Y LEE E K F Design of low voltage bandgap reference using transimpedance amplifier J IEEE Trans Circ and Syst 2000 47 6 552 555 8 K E Kujik A Precision Reference Voltage Source J IEEE J of Solid State Circuits v01 8 pp 222 226 June 1973 9 B Razavi著 陳貴燦 程軍等譯 模擬CMOS集成電路設計 M 西安交通大學出版社 2002 10 Phillip A1len E Gabriel A Rincon Mora A 1 1 V Current Modeand Piecewise Linear Curvature Corrected Bandgap Reference J IEEE Sol id state Circuits 1998 33 10 1551 1554 11 V V Ivanov K E Sanborn and I MFilanovsky Bandgap voltage references with 1V supply inProc Eur Solid State Circuits Conf ESSCtRC Sep 2006 PP 31l 3 14 致謝 32 致致 謝謝 本文是在張開華教授的熱情關心和指導下完成的 他淵博的知識和嚴謹?shù)?治學態(tài)度使我受益匪淺 對順利完成本課題起到了極大的作用 在此向他表示 我最衷心的感謝 最后向在百忙之中評審本文的各位專家 老師表示衷心的感謝 作者簡介 姓 名 劉明洋 性別 男 出生年月 1989 年 2 月 22 日 民族 漢 E mail 373458772 電子科技大學成都學院本科畢業(yè)設計論文 33 第 7 章 外文資料原文 Bandgap References Analog circuits incorporate voltage and current references extensively such referencs are dc quantities that exhibi