《EDA技術》實驗報告序列檢測器.doc

成績指導老師日期EDA技術實驗報告試驗名稱：序 列 檢 測 器院系名稱：專業(yè)名稱：課程名稱：班級 學號：姓名：實驗五 序列檢測器一、 實驗目的：1、 掌握用Verilog HDL實現(xiàn)狀態(tài)機的方法；2、 利用狀態(tài)機設計一個序列檢測器。二、 實驗原理：序列檢測器在數(shù)據(jù)通訊，雷達和遙測等領域中用與檢測步識別標志。它是一種用來檢測一組或多組序列信號的電路。例如檢測器收到一組串行碼1110010后，輸出標志1，否則，輸出0?？疾檫@個例子，每收到一個符合要求的串行碼就需要用一個狀態(tài)進行記憶。串行碼長度為7位，需要7個狀態(tài)；另外，還需要增加一個“未收到一個有效位”的狀態(tài)，共8個狀態(tài)；S0S7，狀態(tài)標記符的下標表示有幾個有效位被讀出。畫出狀態(tài)轉換圖，如圖5-1所示，很顯然這是一個莫爾狀態(tài)機。8個狀態(tài)機根據(jù)編碼原則可以用3位二進制數(shù)來表示。0111101110000S0/0S1/0S2/0S3/0S7/1S6/0S5/0S4/0001圖 5-1 序列檢測器狀態(tài)變化圖三、 設計任務及要求：1、 用狀態(tài)機實現(xiàn)一序列檢測器，即檢測到串行碼1110010后，檢測器輸出1，否則輸出0；2、 設計輸入采用Verilog HDL語言；3、 對設計進行仿真；四、 設計提示：1、 狀態(tài)機是實驗時序電路的有效工具，用狀態(tài)機實現(xiàn)時序檢測器就是典型例子；2、 狀態(tài)機的Verilog HDL 實現(xiàn)基本有固定模式，參見教程數(shù)字系統(tǒng)設計與Verilog HDL（第二版）第271272頁。3、 狀態(tài)機實現(xiàn)的要點是在每個狀態(tài)下，當時鐘有效沿到來時，判斷輸入值是什么，然后決定下一狀態(tài)跳轉到什么地方。五、 給出設計的源程序： module seq(in,out,state,clk,reset);input in,clk,reset; output out;output2:0state;reg2:0state;reg out;parameter s0=d0,s1=d1,s2=d2,s3=d3,s4=d4,s5=d5,s6=d6,s7=d7;always (posedge clk)begin if(reset) begin state=s0;out=0;end else casex(state) s0:begin if(in=0) begin state=s0;out=0;end else begin state=s1;out=0;end end s1:begin if(in=0) begin state=s0;out=0;end else begin state=s2;out=0;end end s2:begin if(in=0) begin state=s0;out=0;end else begin state=s3;out=0;end end s3:begin if(in=0) begin state=s4;out=0;end else begin state=s3;out=0;end end s4:begin if(in=0) begin state=s5;out=0;end else begin state=s1;out=0;end end s5:begin if(in=0) begin state=s0;out=0;end else begin state=s6;out=0;end end s6:begin if(in=0) begin state=s7;out=1;end else begin state=s2;out=0;end end s7:begin if(in=0) begin state=s0;out=0;end else begin state=s1;out=0;end end default:state=s0;endcaseendendmodule六、 給出序列檢測器的仿真波形圖：七、 心得體會：此次實驗，我覺得既鍛煉了我們的設計，由簡單的抽象理解到實際認知。特別的是使用M2軟件的仿真使我對它們的功能有了形象的認識，而且還可以幫助我們檢查出錯誤，為以后的工作需要奠定了一定的基礎。在這次實驗中，也要感謝同學的幫助，相互討論中也使我學習了他們不同的思考方式，使我明白了團體合作是很重要的。通過實驗，我們真正體會到EDA帶來的方便；通過仿真，我們能夠很形象地了解到原理圖的功能。體驗到真實實驗中的情境，增加了對電子實驗和電子設計的信心。通過本設計，進一步加深了對Verilog HDL語言的理解及應用，理解了數(shù)碼管的工作和譯碼的整個思路。用Verilog HDL語言來設計電路，思路更清晰，更簡潔，實現(xiàn)起來更加的得心應手。這就是電子系統(tǒng)EDA最好的體現(xiàn)八、 思考題：1、 狀態(tài)機處于S3狀態(tài)時，若再輸入一個“1”，為什么狀態(tài)機仍停留在S3狀態(tài)，而不是其他狀態(tài)？ 答：因為連續(xù)四個1了，而檢測要求的是三個1；所以檢測還是當作連續(xù)三個1來算。2、 什么叫一點熱碼編碼狀態(tài)機？ 答：一位熱碼編碼。采用這種編碼方式，相對于格雷碼來說雖然增加了觸發(fā)器，但是節(jié)省