EEPROM I2C操作說(shuō)明.doc

I2C協(xié)議 2條雙向串行線，一條數(shù)據(jù)線SDA，一條時(shí)鐘線SCL。 SDA傳輸數(shù)據(jù)是大端傳輸，每次傳輸8bit，即一字節(jié)。 支持多主控(multimastering)，任何時(shí)間點(diǎn)只能有一個(gè)主控。 總線上每個(gè)設(shè)備都有自己的一個(gè)addr，共7個(gè)bit，廣播地址全0. 系統(tǒng)中可能有多個(gè)同種芯片，為此addr分為固定部分和可編程部份，細(xì)節(jié)視芯片而定，看datasheet。1.1 I2C位傳輸 數(shù)據(jù)傳輸：SCL為高電平時(shí)，SDA線若保持穩(wěn)定，那么SDA上是在傳輸數(shù)據(jù)bit； 若SDA發(fā)生跳變，則用來(lái)表示一個(gè)會(huì)話的開始或結(jié)束（后面講） 數(shù)據(jù)改變：SCL為低電平時(shí)，SDA線才能改變傳輸?shù)腷it1.2 I2C開始和結(jié)束信號(hào) 開始信號(hào)：SCL為高電平時(shí)，SDA由高電平向低電平跳變，開始傳送數(shù)據(jù)。 結(jié)束信號(hào)：SCL為高電平時(shí)，SDA由低電平向高電平跳變，結(jié)束傳送數(shù)據(jù)。1.3 I2C應(yīng)答信號(hào) Master每發(fā)送完8bit數(shù)據(jù)后等待Slave的ACK。 即在第9個(gè)clock，若從IC發(fā)ACK，SDA會(huì)被拉低。 若沒(méi)有ACK，SDA會(huì)被置高，這會(huì)引起Master發(fā)生RESTART或STOP流程，如下所示：1.4 I2C寫流程寫寄存器的標(biāo)準(zhǔn)流程為：1. Master發(fā)起START2. Master發(fā)送I2C addr（7bit）和w操作0（1bit），等待ACK3. Slave發(fā)送ACK4. Master發(fā)送reg addr（8bit），等待ACK5. Slave發(fā)送ACK6. Master發(fā)送data（8bit），即要寫入寄存器中的數(shù)據(jù)，等待ACK7. Slave發(fā)送ACK8. 第6步和第7步可以重復(fù)多次，即順序?qū)懚鄠€(gè)寄存器9. Master發(fā)起STOP寫一個(gè)寄存器寫多個(gè)寄存器1.5 I2C讀流程讀寄存器的標(biāo)準(zhǔn)流程為：1. Master發(fā)送I2C addr（7bit）和w操作1（1bit），等待ACK2. Slave發(fā)送ACK3. Master發(fā)送reg addr（8bit），等待ACK4. Slave發(fā)送ACK5. Master發(fā)起START6. Master發(fā)送I2C addr（7bit）和r操作1（1bit），等待ACK7. Slave發(fā)送ACK8. Slave發(fā)送data（8bit），即寄存器里的值9. Master發(fā)送ACK10. 第8步和第9步可以重復(fù)多次，即順序讀多個(gè)寄存器讀一個(gè)寄存器讀多個(gè)寄存器1.前言 對(duì)于大多數(shù)工程師而言，I2C永遠(yuǎn)是一個(gè)頭疼的問(wèn)題。相比UART和SPI而言，I2C的時(shí)序要復(fù)雜一些，I2C組合變化也豐富一些。在這里以AT24C04為例說(shuō)明I2C使用過(guò)程中的一些注意點(diǎn)。2.AT24C04操作示意圖圖 AT24C04操作示意圖示意圖說(shuō)明：示意圖分闡述了4種不同的操作方式，例如寫單個(gè)存儲(chǔ)單元，寫多個(gè)存儲(chǔ)單元，讀單個(gè)存儲(chǔ)單元和寫單個(gè)存儲(chǔ)單元。對(duì)于單個(gè)操作而言，上部為MCU通過(guò)I2C輸出的相關(guān)指令，下部為I2C設(shè)備的響應(yīng)。例如寫單個(gè)存儲(chǔ)單元操作時(shí)，MCU發(fā)出I2C啟動(dòng)，設(shè)備地址，寫標(biāo)志位等，而I2C設(shè)備輸出多個(gè)ACK。3.若干說(shuō)明3.1 基本操作方式I2C設(shè)備的操作可分為寫單個(gè)存儲(chǔ)字節(jié)，寫多個(gè)存儲(chǔ)字節(jié)，讀單個(gè)存儲(chǔ)字節(jié)和讀多個(gè)存儲(chǔ)字節(jié)。相對(duì)于AT24C04而言，這些讀寫動(dòng)作相對(duì)于內(nèi)部的存儲(chǔ)單元而言，對(duì)于其他的具備I2C接口的AD或傳感器而言，存儲(chǔ)單元變成了寄存器單元。雖然存在概念上的差別，但是其操作原理確實(shí)一樣的。3.2 無(wú)應(yīng)答在以上4種情況中，無(wú)應(yīng)答為MCU發(fā)出，無(wú)應(yīng)答意為MCU不需要從機(jī)輸出數(shù)據(jù)，MCU將會(huì)停止本次I2C操作。需要說(shuō)明的是，無(wú)應(yīng)答并不是一種異常情況。3.3 I2C設(shè)備并不只有一個(gè)設(shè)備地址這一點(diǎn)往往被忽略，一般情況下認(rèn)為在I2C啟動(dòng)信號(hào)之后的字節(jié)為I2C從機(jī)地址（7位）。對(duì)于AT24C04而言，內(nèi)部具有4Kb存儲(chǔ)位，合計(jì)512字節(jié)。若需要訪問(wèn)512字節(jié)內(nèi)容，總共需要9根地址線(8位寬度)，那么上圖中的存儲(chǔ)地址(8位長(zhǎng)度)顯然還差了一位，那么就需要從設(shè)備地址中“借”1位，這就使得AT24C04具有兩個(gè)I2C地址，例如0x50和0x51。3.4 存儲(chǔ)地址相對(duì)于AT24C04而言，存儲(chǔ)地址占1個(gè)字節(jié)。若換成其他I2C設(shè)備，例如ADXL345，存儲(chǔ)地址被寄存器地址替代即可，其他操作方式相似。但是像AT24C32或AT24C64這樣的大容量EEPROM，則存儲(chǔ)地址需要2字節(jié)描述，也就意味著需要連續(xù)發(fā)送兩個(gè)字節(jié)地址信息且高字節(jié)在前。其他像BH1750這樣的光照芯片，存儲(chǔ)地址被具體的操作命令替代，使用I2C設(shè)備時(shí)需要因地制宜，切不可照搬教條。3.5 連續(xù)讀和連續(xù)寫限制AT24C04中存在頁(yè)的概念，一頁(yè)的大小為8字節(jié)，若果在單頁(yè)的范圍內(nèi)，存儲(chǔ)地址累加，若超過(guò)該頁(yè)的最大地址，存儲(chǔ)地址回到頁(yè)開始處。所以對(duì)于連續(xù)讀和連續(xù)寫而言，最大的操作字節(jié)數(shù)為8。若需要操作的字節(jié)內(nèi)容超過(guò)8字節(jié)，則需要進(jìn)行翻頁(yè)操作，即寫入下一頁(yè)的起始存儲(chǔ)地址。4 總結(jié) I2C設(shè)備有很多種，若掌握基本原理，便可見(jiàn)招拆招，那是I2C總線就不那么難了。5.參考資料2. PowerPC的I2C實(shí)現(xiàn)Mpc8560的CCSR中控制I2C的寄存器共有6個(gè)。2.1 I2CADR 地址寄存器CPU也可以是I2C的Slave，CPU的I2C地址有 I2CADR指定2.2 I2CFDR 頻率設(shè)置寄存器The serial bit clock frequency of SCL is equal to the CCB clock divided by the divider.用來(lái)設(shè)置I2C總線頻率2.3 I2CCR 控制寄存器MEN： Module Enable. 置1時(shí)，I2C模塊使能MIEN：Module Interrupt Enable. 置1時(shí)，I2C中斷使能。MSTA：Master/slave mode. 1 Master mode，0 Slave mode. 當(dāng)1-0時(shí)，CPU發(fā)起STOP信號(hào) 當(dāng)0-1時(shí)，CPU發(fā)起START信號(hào)MTX：Transmit/receive mode select.0 Receive mode，1 Transmit modeTXAK：Transfer acknowledge. 置1時(shí)，CPU在9th clock發(fā)送ACK拉低SDARSTA：Repeat START. 置1時(shí)，CPU發(fā)送REPEAT STARTBCST：置1，CPU接收廣播信息（信息的slave addr為7個(gè)0）2.4 I2CSR 狀態(tài)寄存器MCF：0 Byte transfer is in process 1 Byte transfer is completedMAAS：當(dāng)CPU作為Slave時(shí)，若I2CDR與會(huì)話中Slaveaddr匹配，此bit被置1MBB：0 I2C bus idle 1 I2C bus busyMAL：若置1，表示仲裁失敗BCSTM：若置1，表示接收到廣播信息SRW：When MAAS is set, SRW indicates the value of the R/W command bit of the calling address, which is sent from the master. 0 Slave receive, master writing to slave 1 Slave transmit, master reading from slaveMIF：Module interrupt. The MIF bit is set when an interrupt is pending, causing a processor interrupt request(provided I2CCRMIEN is set)RXAK：若置1，表示收到了ACK2.5 I2CDR 數(shù)據(jù)寄存器這個(gè)寄存器儲(chǔ)存CPU將要傳輸?shù)臄?shù)據(jù)。3. PPC-Linux中I2C的實(shí)現(xiàn) 內(nèi)核代碼（linux-2.6.24）中，通過(guò)I2C總線存取寄存器的函數(shù)都在文件drivers/i2c/busses/i2c-mpc.c中 最重要的函數(shù)是mpc_xfer.1. staticintmpc_xfer(structi2c_adapter*adap,structi2c_msg*msgs,intnum)2. 3. structi2c_msg*pmsg;4. inti;5. intret=0;6. unsignedlongorig_jiffies=jiffies;7. structmpc_i2c*i2c=i2c_get_adapdata(adap);8.9. mpc_i2c_start(i2c);/ 設(shè)置I2CCRMEN, 使能I2C module10.11. /* Allow bus up to 1s to become not busy */12. /一直讀I2CSRMBB，等待I2C總線空閑下來(lái)13. while(readb(i2c-base+MPC_I2C_SR)&CSR_MBB)14. if(signal_pending(current)15. pr_debug(I2C: Interruptedn);16. writeccr(i2c,0);17. return-EINTR;18. 19. if(time_after(jiffies,orig_jiffies+HZ)20. pr_debug(I2C: timeoutn);21. if(readb(i2c-base+MPC_I2C_SR)=22. (CSR_MCF|CSR_MBB|CSR_RXAK)23. mpc_i2c_fixup(i2c);24. return-EIO;25. 26. schedule();27. 28.29. for(i=0;ret=0&iflags&I2C_M_RD?read:write,33. pmsg-len,pmsg-addr,i+1,num);34. /根據(jù)消息里的flag進(jìn)行讀操作或?qū)懖僮?5. if(pmsg-flags&I2C_M_RD)36. ret=mpc_read(i2c,pmsg-addr,pmsg-buf,pmsg-len,i);37. else38. ret=mpc_write(i2c,pmsg-addr,pmsg-buf,pmsg-len,i);39. 40. mpc_i2c_stop(i2c);/保證為I2CCSRMSTA為0，保證能觸發(fā)STOP41. return(retadap.timeout;6. u32 flags=restart?CCR_RSTA:0;7.8. /* Start with MEN */以防萬(wàn)一，保證I2C模塊使能起來(lái)9. if(!restart)10. writeccr(i2c,CCR_MEN);11. /* Start as master */寫了I2CCRCCR_MSTA，觸發(fā)CPU發(fā)起START信號(hào)12. writeccr(i2c,CCR_MIEN|CCR_MEN|CCR_MSTA|CCR_MTX|flags);13. /* Write target byte */CPU發(fā)送一個(gè)字節(jié)，slave I2C addr和0 (寫操作bit)14. writeb(targetbase+MPC_I2C_DR);15.16. if(i2c_wait(i2c,timeout,1)0)/等待slave 發(fā)ACK17. return-1;18.19. for(i=0;ibase+MPC_I2C_DR);/CPU接著發(fā)數(shù)據(jù)，包括reg addr和data22.23. if(i2c_wait(i2c,timeout,1)irq=0)8. /循環(huán)讀I2CSR，直到I2CSRMIF置19. while(!(readb(i2c-base+MPC_I2C_SR)&CSR_MIF)10. schedule();11. if(time_after(jiffies,orig_jiffies+timeout)12. pr_debug(I2C: timeoutn);13. writeccr(i2c,0);14. result=-EIO;15. break;16. 17. 18. x=readb(i2c-base+MPC_I2C_SR);19. writeb(0,i2c-base+MPC_I2C_SR);20. else21. /* Interrupt mode */22. result=wait_event_interruptible_timeout(i2c-queue,23. (i2c-interrupt&CSR_MIF),timeout*HZ);24.25. if(unlikely(resultinterrupt&CSR_MIF)29. pr_debug(I2C: wait timeoutn);30. writeccr(i2c,0);31. result=-ETIMEDOUT;32. 33.34. x=i2c-interrupt;35. i2c-interrupt=0;36. 37.38. if(resultadap.timeout;5. inti;6. u32 flags=restart?CCR_RSTA