組成原理練習(xí)題.doc

計(jì)算機(jī)組成原理練習(xí)題計(jì)算機(jī)組成原理練習(xí)題（注意：本題不作為任何考試的題庫(kù)）選擇題：1. 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指_D_。A RAM存貯器B ROM存貯器C 主存貯器D cache、主存貯器和外存貯器2. 某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為_(kāi)B_。A +（1 2-32） B +（1 2-31） C 2-32 D 2-313. 算術(shù) / 邏輯運(yùn)算單元74181ALU可完成_C_。A 16種算術(shù)運(yùn)算功能B 16種邏輯運(yùn)算功能C 16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D 4位乘法運(yùn)算和除法運(yùn)算功能4. 存儲(chǔ)單元是指_B_。A 存放一個(gè)二進(jìn)制信息位的存貯元B 存放一個(gè)機(jī)器字的所有存貯元集合C 存放一個(gè)字節(jié)的所有存貯元集合D 存放兩個(gè)字節(jié)的所有存貯元集合；5. 相聯(lián)存貯器是按_C_進(jìn)行尋址的存貯器。A 地址方式 B 堆棧方式 C 內(nèi)容指定方式 D 地址方式與堆棧方式6. 變址尋址方式中，操作數(shù)的有效地址等于_C_。A 基值寄存器內(nèi)容加上形式地址（位移量）B 堆棧指示器內(nèi)容加上形式地址（位移量）C 變址寄存器內(nèi)容加上形式地址（位移量）D 程序記數(shù)器內(nèi)容加上形式地址（位移量）7. 以下敘述中正確描述的句子是：_AD_。A 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B 同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C 同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D 同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作8. 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)_C_。A 減少了信息傳輸量B 提高了信息傳輸?shù)乃俣菴 減少了信息傳輸線的條數(shù)D 加重了CPU的工作量9. 帶有處理器的設(shè)備一般稱為_(kāi)A_設(shè)備。A 智能化 B 交互式 C 遠(yuǎn)程通信 D 過(guò)程控制10. 若浮點(diǎn)數(shù)用補(bǔ)碼表示，判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是_C_。A 階符與數(shù)符相同為規(guī)格化數(shù)B 階符與數(shù)符相異為規(guī)格化數(shù)C 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)11. 16位定點(diǎn)字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí),一個(gè)字所能表示的整數(shù)范圍是_A_。A -215 +（215 -1） B -（215 1） +（215 1） C -（215 + 1） +215 D -215 +215 12. 某SRAM芯片，存儲(chǔ)容量為64K16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為D_。A 64，16 B 16，64 C 64，8 D 16，16 指令使用某個(gè)寄存器中的操作數(shù)的尋址方式稱為C_尋址。A 直接內(nèi)存 B 間接內(nèi)存 C 寄存器直接 D 寄存器間接13. 計(jì)算機(jī)的外圍設(shè)備是指_D_。A 輸入/輸出設(shè)備 B 外存儲(chǔ)器C 遠(yuǎn)程通信設(shè)備 D 除了CPU 和內(nèi)存以外的其它設(shè)備14. 中斷向量是_B_。A 中斷服務(wù)處理子程序 B 中斷服務(wù)處理子程序入口地址C 中斷服務(wù)處理子程序名 D 中斷返回地址15. 馮諾依曼機(jī)工作的基本方式的特點(diǎn)是_B_。A 多指令流單數(shù)據(jù)流B 按地址訪問(wèn)并順序執(zhí)行指令C 堆棧操作D 存貯器按內(nèi)容選擇地址16. 在機(jī)器數(shù)_B_中，零的表示形式是唯一的。A 原碼 B 補(bǔ)碼 C 移碼 D 反碼17. 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)B_來(lái)實(shí)現(xiàn)。A 原碼運(yùn)算的二進(jìn)制減法器B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器C 原碼運(yùn)算的十進(jìn)制加法器D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器18. 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍是C_。 A 4MB B 2MB C 2M D 1M19. 主存貯器和CPU之間增加cache的目的是_A。A 解決CPU和主存之間的速度匹配問(wèn)題B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量D 既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量20. 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用_C_。A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式21. 同步控制是_C_。A 只適用于CPU控制的方式B 只適用于外圍設(shè)備控制的方式C 由統(tǒng)一時(shí)序信號(hào)控制的方式D 所有指令執(zhí)行時(shí)間都相同的方式22. 描述 PCI 總線中基本概念不正確的句子是_C_。A PCI 總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線B PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送 C PCI 設(shè)備一定是主設(shè)備 D 系統(tǒng)中只允許有一條PCI總線23. CRT的分辨率為10241024像素，像素的顏色數(shù)為256，則刷新存儲(chǔ)器的容量為_(kāi)C_。A 512KB B 1MB C 256KB D 2MB 24. 為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用_B_。A 通用寄存器 B 堆棧 C 存儲(chǔ)器 D 外存25. 8位定點(diǎn)字長(zhǎng)的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整數(shù)范圍是_A_。A 128 +127 B 127 +127 C 129 +128 D -128 +12826. 下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：_。 A. 浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn) B. 階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算 C. 階碼部件只進(jìn)行階碼相加、相減和比較操作 D. 尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算27. 某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是_B_ A. 64K B. 32K C. 64KB D. 32 KB 28. 雙端口存儲(chǔ)器在_A_情況下會(huì)發(fā)生讀/寫沖突。 A. 左端口與右端口的地址碼不同 B. 左端口與右端口的地址碼相同 C. 左端口與右端口的數(shù)據(jù)碼不同 D. 左端口與右端口的數(shù)據(jù)碼相同29. 寄存器間接尋址方式中，操作數(shù)處在_B_。 A. 通用寄存器 B. 主存單元 C. 程序計(jì)數(shù)器 D. 堆棧30. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是_B_。 A. 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行 B. 每一條機(jī)器指令由一段微指令編寫的微程序來(lái)解釋執(zhí)行 C. 每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行 D. 一條微指令由若干條機(jī)器指令組成31. 硬盤每個(gè)扇區(qū)存儲(chǔ)的固定數(shù)據(jù)是_A_。 A. 512B B.1024B C.256B D.512KB32. CPU響應(yīng)中斷請(qǐng)求的時(shí)間是_A_。 A. 一條指令執(zhí)行結(jié)束 B. 一次 I/O 操作結(jié)束 C. 一個(gè)程序執(zhí)行結(jié)束 D. 一次DMA 操作結(jié)束33. 對(duì)計(jì)算機(jī)的產(chǎn)生有重要影響的是：_B_。 A. 牛頓、維納、圖靈 B. 萊布尼茲、布爾、圖靈 C. 巴貝奇、維納、麥克斯韋 D. 萊布尼茲、布爾、克雷 34. 假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是_D_。 A. 11001011 B. 11010110 C. 11000001 D. 1100100135. 按其數(shù)據(jù)流的傳遞過(guò)程和控制節(jié)拍來(lái)看，陣列乘法器可認(rèn)為是_B_。 A 全串行運(yùn)算的乘法器 B 全并行運(yùn)算的乘法器 C 串并行運(yùn)算的乘法器 D 并串型運(yùn)算的乘法器 36. 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為16MB，若按雙字編址，它的尋址范圍是_B_。 A. 16MB B. 2M C. 8MB D. 16M37. 程序控制類指令的功能是_D_。 A 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B 進(jìn)行主存與CPU之間的數(shù)據(jù)傳送 C 進(jìn)行CPU和I / O設(shè)備之間的數(shù)據(jù)傳送 D 改變程序執(zhí)行順序 38. 一個(gè)機(jī)器周期是_A_時(shí)鐘周期。 A. 4個(gè) B. 5個(gè) C. 6個(gè) D. 7個(gè)39. 系統(tǒng)總線中控制線的功能是_A_。 A 提供主存、I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào) B 提供主存、I/O接口設(shè)備的地址信號(hào) C 提供主存、I/O接口設(shè)備的時(shí)序信號(hào) D 提供主存、I/O接口設(shè)備的數(shù)據(jù)信號(hào)40. 具有自同步能力的記錄方式是_C_。 A NRZ0 B NRZ1 C PM D MFM41. 計(jì)算機(jī)系統(tǒng)應(yīng)包括_D_。A 運(yùn)算器、存儲(chǔ)器、控制器B 外部設(shè)備和主機(jī)C 主機(jī)和實(shí)用程序D 配套的硬件設(shè)備和軟件系統(tǒng)42. 用64位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)整數(shù)時(shí)，所能表示的數(shù)值范圍是_B_。A 0，264 1 B 0，263 1 C 0，262 1 D 0，263 43. 四片74181ALU和1片74182CLA器件相配合，具有如下進(jìn)位傳遞功能_B_。A 行波進(jìn)位 ；B 組內(nèi)先行進(jìn)位，組間先行進(jìn)位 ；C 組內(nèi)先行進(jìn)位，組間行波進(jìn)位 ；D 組內(nèi)行波進(jìn)位，組間先行進(jìn)位 ；44. 某SRAM芯片，其容量為5128位，除了電源和接地端，該芯片引出線的最小數(shù)目應(yīng)是_D_。A. 23 B. 25 C. 50 D. 1945. 堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，MSP為SP指示器的棧頂單元，如果操作的動(dòng)作是：（A）MSP ，（SP）- 1 SP ，那么出棧的動(dòng)作應(yīng)是_ B_。 A （MSP）A， （SP） + 1SP ； B （SP） + 1SP ，（MSP）A ； C （SP） - 1SP ，（MSP）A ； D （MSP）A ，（SP） - 1SP ；46. 指令周期是指_C_。 A CPU從主存取出一條指令的時(shí)間 ； B CPU執(zhí)行一條指令的時(shí)間 ； C CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間 ； D 時(shí)鐘周期時(shí)間 ；47. 在_B_的微型計(jì)算機(jī)系統(tǒng)中，ALU運(yùn)算輸出端需要數(shù)據(jù)緩沖寄存器暫時(shí)保存結(jié)果。 A 單總線 B 雙總線 C 三總線 D 多總線48. 在微型機(jī)系統(tǒng)中，外圍設(shè)備通過(guò)_B_與主板的系統(tǒng)總線相連接。 A 適配器 B 設(shè)備控制器 C 計(jì)數(shù)器 D 寄存器49. DVDROM光盤的基本數(shù)據(jù)傳輸率為_(kāi)C_KB/S。A. 150 B. 1500 C. 1358 D. 151750. 至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是_C_。A節(jié)約元件； B 運(yùn)算速度快； C 物理器件的性能決定 ； D 信息處理方便；51. 用32位字長(zhǎng)（其中1位符號(hào)位）表示定點(diǎn)小數(shù)是，所能表示的數(shù)值范圍是_B_。A 0，1 2-32 B 0，1 2-31 C 0，1 2-30 D 0，152. 已知X為整數(shù)，且X補(bǔ) = 10011011，則X的十進(jìn)制數(shù)值是B_。A +155 B 101 C 155 D +10153. 主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來(lái)_C_。A 存放數(shù)據(jù) B 存放程序 C 存放數(shù)據(jù)和程序 D 存放微程序54. 微型計(jì)算機(jī)系統(tǒng)中，其主存儲(chǔ)器應(yīng)該采用_C_。A SRAM B PROM C DRAM D EPROM55. 指令系統(tǒng)采用不同尋址方式的目的是_B_。A 實(shí)現(xiàn)存貯程序和程序控制；B 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性；。C 可直接訪問(wèn)外存；D 提供擴(kuò)展操作碼的可能并降低指令譯碼的難度；56. 在CPU中跟蹤指令后繼地址的寄存器是_B_。A 主存地址寄存器 B 程序計(jì)數(shù)器 C 指令寄存器 D 狀態(tài)條件寄存器57. 系統(tǒng)總線地址的功能是_D_。A 選擇主存單元地址；B 選擇進(jìn)行信息傳輸?shù)脑O(shè)備；C 選擇外存地址；D 指定主存和I/O設(shè)備接口電路的地址；58. CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是_C_。A 256位 B 16位 C 8位 D 7位59. 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)_C_時(shí)間。A 指令周期 B 機(jī)器周期 C 存儲(chǔ)周期 D 總線周期60. 在定點(diǎn)運(yùn)算器中，溢出判斷電路一般用_C_來(lái)實(shí)現(xiàn)。 A 與非門 B 或非門 C 異或門 D 與或非門61. 某DRAM芯片，其容量為256K8位，除了電源端和接地端，該芯片引出線的最小數(shù)目 應(yīng)為_(kāi)B_。 A 23 B 25 C 50 D 2162. 以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最 高的是_B_。 A DRAM B SRAM C 閃速存儲(chǔ)器 D EPROM63. 指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實(shí)現(xiàn)_D_。 A 堆棧尋址 ； B 程序的條件轉(zhuǎn)移 ； C 程序的無(wú)條件轉(zhuǎn)移 ； D 程序的條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移 ；64. 異步控制常用于計(jì)算機(jī)中 C 的主要控制方式。 A CPU與內(nèi)存交換數(shù)據(jù) B CPU與高速外圍設(shè)備交換數(shù)據(jù) C CPU與低速和不規(guī)則外圍設(shè)備交換數(shù)據(jù) D CPU與外圍設(shè)備交換數(shù)據(jù)65. 多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用_A_方法，對(duì)提高系統(tǒng)的吞吐率最有效。 A 多端口存貯器 B 提高主存的速度 C 交叉編址多模塊存貯器 D 高速緩沖存貯器66. 磁盤驅(qū)動(dòng)器向盤片磁層記錄數(shù)據(jù)時(shí)采用_B_方式寫入。 A 并行 B 串行 C 并行串行 D 串行并行67. IEEE1394所以能實(shí)現(xiàn)數(shù)據(jù)傳送的實(shí)時(shí)性，是因?yàn)開(kāi)C_。 A 除異步傳送外，還提供同步傳送方式 B 提高了時(shí)鐘頻率 C 除優(yōu)先權(quán)仲裁外，還提供均等仲裁，緊急仲裁兩種總線仲裁方式 D 支持通道方式68. 32位微型計(jì)算機(jī)中乘除法大多數(shù)用_B_實(shí)現(xiàn)。A 軟件 B 硬件 C 固件 D 軟件硬件結(jié)合69. 在計(jì)算機(jī)中，浮點(diǎn)數(shù)的階碼采用_C_表示。 A 原碼 B 補(bǔ)碼 C 移碼 D 反碼70. 某機(jī)字長(zhǎng)32位，存儲(chǔ)容量64MB，若按字編址，它的尋址范圍是_B_。A 8M B 16M C 16MB D 8MB71. 采用虛擬存貯器的主要目的是_B_。A 提高主存貯器的存取速度 ；B 擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度 ；C 提高外存貯器的存取速度 ；D 擴(kuò)大外存貯器的存貯空間 ；72. 算術(shù)右移指令執(zhí)行的操作是_B_。A 符號(hào)位填0，并順次右移1位，最低位移至進(jìn)位標(biāo)志位 ；B 符號(hào)位不變，并順次右移1位，最低位移至進(jìn)位標(biāo)志位 ；C 進(jìn)位標(biāo)志位移至符號(hào)位，順次右移1位，最低位移至進(jìn)位標(biāo)志位 ；D 符號(hào)位填1，并順次右移1位，最低位移至進(jìn)位標(biāo)志位 ；73. 同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥絺鬏擾C_。A 不需要應(yīng)答信號(hào)B 總線長(zhǎng)度較短C 用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步D 各部件存取時(shí)間較為接近74. 美國(guó)視頻電子標(biāo)準(zhǔn)協(xié)會(huì)定義了一個(gè)VGA擴(kuò)展集，將顯示方式標(biāo)準(zhǔn)化，這稱為著名的_B_顯示模式。A AVGA B SVGA C VESA EGA75. CPU響應(yīng)中斷時(shí)，進(jìn)入“中斷周期”，采用硬件方法保護(hù)并更新程序計(jì)數(shù)器PC內(nèi)容，而不是由軟件完成，主要是為了_A_。A 能進(jìn)入中斷處理程序，并能正確返回源程序B 節(jié)省主存空間C 提高處理機(jī)速度D 易于編制中斷處理程序76. 我國(guó)在_D_年研制成功了第一臺(tái)電子數(shù)字計(jì)算機(jī) A 1946， 1958 B 1950， 1968 C 1958，1961 D 1959， 196577. 定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí)，一個(gè)字所能表示的整數(shù)范圍_A_。A - 215 +（215 1） B -（215 1） +（215 1）C -（215 + 1） +215 D -215 +21578. 定點(diǎn)計(jì)算機(jī)用來(lái)進(jìn)行_B_。A 十進(jìn)制數(shù)加法運(yùn)算 B 定點(diǎn)數(shù)運(yùn)算 C 浮點(diǎn)數(shù)運(yùn)算 D 既進(jìn)行定點(diǎn)數(shù)運(yùn)算也進(jìn)行浮點(diǎn)數(shù)運(yùn)算79. 某DRAM芯片，其存儲(chǔ)容量為512K8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_(kāi)D_。A 8， 512 B 512， 8 C 18， 8 D 19， 880. 雙端口存儲(chǔ)器所以能高速進(jìn)行讀/寫，是因?yàn)椴捎胈B_。A 高速芯片 B 兩套相互獨(dú)立的讀寫電路 C 流水技術(shù) D 新型器件81. 二地址指令中，操作數(shù)的物理位置不可安排在_A_。A 棧頂和次棧頂 B 兩個(gè)主存單元 C 一個(gè)主存單元和一個(gè)寄存器 D 兩個(gè)寄存器82. 描述流水CPU基本概念正確的句子是_。 A.流水CPU是以空間并行性為原理構(gòu)造的處理器 B.流水CPU一定是RISC機(jī)器 C.流水CPU一定是多媒體CPU D.流水CPU是一種非常經(jīng)濟(jì)而實(shí)用的時(shí)間并行技術(shù)83. 下面關(guān)于微指令不正確的說(shuō)法是_。A 一條微指令可以包含任意個(gè)微命令B 一條機(jī)器指令由多條微指令構(gòu)成的微程序解釋執(zhí)行C 微指令計(jì)算機(jī)中最小的控制單位D 所有指令的取指周期的微指令都相同84. DVDROM光盤是_C_型光盤，可用做計(jì)算機(jī)的_存儲(chǔ)器和數(shù)字化多媒體設(shè)備。 A 重寫， 內(nèi) B 只讀， 外 C 一次， 外 D 多次， 內(nèi)85. 在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即將_C_標(biāo)志置位，以防本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。 A 中斷允許 B 中斷請(qǐng)求 C 中斷屏蔽 D 中斷保護(hù)86. 目前大多數(shù)集成電路生產(chǎn)中，所采用的基本材料為_(kāi)A_。A. 單晶硅 B. 非晶硅 C. 銻化鉬 D. 硫化鎘87. 用16位字長(zhǎng)（其中一位符號(hào)位）表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是C_。A. 0N1-2-（16+1） B. 0N1-2-16 C. 0N1-2-（16-1） D. 0N188. 運(yùn)算器雖有許多部件組成，但核心部件是B_。A. 數(shù)據(jù)總線 B. 算術(shù)邏輯運(yùn)算單元 C. 多路開(kāi)關(guān) D. 累加寄存器89. 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按字編址，它的尋址范圍是_A_。A. 1M B. 4MB C. 4M D. 1MB90. 常用的虛擬存貯系統(tǒng)由_A_兩級(jí)存貯器組成，其中輔存是大容量的磁表面存貯器。A.主存-輔存 B.快存-主存 C.快存-輔存 D.通用寄存器-主存91. 零地址指令中的兩個(gè)操作數(shù)可以采用_A_得到。A.堆棧尋址方式 B.立即尋址方式 C.隱含尋址方式 D.間接尋址方式92. 為確定下一條微指令的地址，通常采用斷定方式，其基本思想是_C_。A.用程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址B.用微程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址C.通過(guò)微指令順序控制字段的判別字段控制修改直接地址產(chǎn)生后繼微指令地址D.通過(guò)指令中指定一個(gè)專門字段來(lái)控制產(chǎn)生后繼微指令地址93. 為了使設(shè)備相對(duì)獨(dú)立，磁盤控制器的功能全部轉(zhuǎn)移到設(shè)備中，主機(jī)與設(shè)備間采用_A_接口。 A. SCSI B. 專用 C. ESDI D. RISC94. I/O標(biāo)準(zhǔn)接口SCSI中，一塊主適配器可以連接_B_臺(tái)具有SCSI接口的設(shè)備。 A. 6 B. 7-15 C. 8 D. 1095. 計(jì)算機(jī)硬件能直接執(zhí)行的只有_B_。 A 符號(hào)語(yǔ)言 B 機(jī)器語(yǔ)言 C 匯編語(yǔ)言 D 機(jī)器語(yǔ)言和匯編語(yǔ)言96. 假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用奇校驗(yàn)的字符碼是_A_。 A.11001011 B.11010111 C.11010001 D.1100100197. 運(yùn)算器的主要功能是進(jìn)行_C_。 A.邏輯運(yùn)算 B.算術(shù)運(yùn)算 C.邏輯運(yùn)算與算術(shù)運(yùn)算 D.初等函數(shù)的運(yùn)算98. 某存儲(chǔ)芯片為16K*16位，組成64K*32位的存儲(chǔ)系統(tǒng)，需要_B_片該芯片。 A. 4 B. 8 C. 16 D. 3299. 主存貯器和CPU之間增加cache的目的是_A_。 A.解決CPU和主存之間的速度匹配問(wèn)題 B.擴(kuò)大主存貯器的容量 C.擴(kuò)大CPU中通用寄存器的數(shù)量 D.擴(kuò)大外存的容量100. 指令中直接給出操作數(shù)有效地址的尋址方式稱為_(kāi)A_尋址。 A.直接內(nèi)存 B.間接內(nèi)存 C.寄存器直接 D.寄存器間接101. 異步控制常用于_作為其主要控制方式。 A. 在單總線結(jié)構(gòu)計(jì)算機(jī)中訪問(wèn)主存與外圍設(shè)備時(shí) B. 微型機(jī)的CPU中 C硬布線控制器中 D. 微程序控制器中102. 下面的事件中， 會(huì)引發(fā)中斷請(qǐng)求。 A.一條指令執(zhí)行結(jié)束 B.一次I/O操作結(jié)束 C.一個(gè)程序執(zhí)行結(jié)束 D.一次DMA操作結(jié)束103. 若X補(bǔ)=11010011，則X的十進(jìn)制數(shù)真值是_C_。 A.-71 B.-48 C.-45 D.-63104. 寄存器間接尋址方式中，操作數(shù)處在_B_。 A.通用寄存器 B.主存單元 C.程序計(jì)數(shù)器 D.堆棧105. 下面描述的RISC機(jī)器基本概念中不正確的句子是_C_。 A. RISC機(jī)器不會(huì)出現(xiàn)SS指令 B. RISC機(jī)器一定是流水CPU C. RISC機(jī)器有復(fù)雜的指令系統(tǒng) D. CPU配置很多的通用寄存器106. 關(guān)于流行總線結(jié)構(gòu)中基本概念不正確的句子是_D_。 A. 當(dāng)代流行總線的結(jié)構(gòu)一般采用標(biāo)準(zhǔn)總線技術(shù) B. 當(dāng)代總線結(jié)構(gòu)中，采用總線分層設(shè)計(jì)使速度不同的設(shè)備掛靠在不同的總線上C. 當(dāng)代總線結(jié)構(gòu)中允許有多個(gè)CPU模塊完成空間并行D當(dāng)代總線結(jié)構(gòu)中，采用并行通信技術(shù)，不采用傳輸速率較低的串行通信107. 下列數(shù)中最大的數(shù)為_(kāi)。 A.（10010101）2 B.（227）8 C.（96）8 D.（143）5108. 設(shè) 32位浮點(diǎn)數(shù)的IEEE754標(biāo)準(zhǔn)中，符號(hào)位為1位，階碼為8位，尾數(shù)位為23位，它所能表示的最大規(guī)格化正數(shù)為B_。 A1+（1 2-23）2+128 B1.02+128 C1+（1 2-23）2+127 D1.02+127109. 操作控制器的功能是_D_。A.產(chǎn)生時(shí)序信號(hào) B.從主存取出一條指令 C.完成指令譯碼D.從主存取出指令，完成指令譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令110. 采用串行接口進(jìn)行7位數(shù)據(jù)位傳送，帶有1位奇偶校驗(yàn)位和1位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為_(kāi)A_。A. 960 B. 873 C. 1371 D. 480111. 通道對(duì)CPU的請(qǐng)求形式是B_。A.自陷 B.中斷 C.通道命令 D.跳轉(zhuǎn)指令112. 下列表達(dá)式中正確的運(yùn)算結(jié)果為_(kāi)B_。A.（10101）2（2）10=（20202）2B.（10101）3（2）10=（20202）3C.（10101）3（3）10=（30303）3D.（101010）3-（20202）3=（11011）3113. 某計(jì)算機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量為16M32位，它的地址線和數(shù)據(jù)線的總和是_D。A.16 B.32 C.64 D.56114. 下面說(shuō)法錯(cuò)誤的是_C_。A任何指令的取指周期的微指令都一樣 B任何指令的取指周期都要訪問(wèn)存儲(chǔ)器 C任何指令的執(zhí)行周期都要訪問(wèn)存儲(chǔ)器D任何指令的指令周期都包括取指周期和執(zhí)行周期115. 大容量的CACHE應(yīng)該采用B_。A.全相聯(lián)映射 B.直接相聯(lián)映射 C.組相聯(lián)映射 D.多相聯(lián)映射116. 某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就需要中斷CPU一次，中斷處理程序接受取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要x秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)N個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要y秒。因此該系統(tǒng)可以跟蹤到每秒_A_次中斷請(qǐng)求。A.N/（Nx+y） B.N/（x+y）N C.min1/x，1/y D.max1/x，1/y117. 從器件角度看，計(jì)算機(jī)經(jīng)歷了四代變化。但從計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于_B_計(jì)算機(jī)。A.并行 B.馮諾依曼 C.并發(fā) D.總線118. EPROM是指_D_。A.讀寫存儲(chǔ)器 B.只讀存儲(chǔ)器 C.閃速存儲(chǔ)器 D.光擦除可編程只讀存儲(chǔ)器119. 當(dāng)代CPU包括_B_。A.運(yùn)算器、控制器 B.控制器、運(yùn)算器和CACHEC.運(yùn)算器、控制器、存儲(chǔ)器 D.控制器、ALU和CACHE120. 下面 C 不是數(shù)據(jù)相關(guān)。 A.讀后寫相關(guān) B.寫后讀相關(guān) C.讀后讀相關(guān) D.寫后寫相關(guān)121. 下列數(shù)中最小的數(shù)是B_。A.（100101）2 B.（50）8 C.（100010）BCD D.（625）16122. 一個(gè)8位的二進(jìn)制整數(shù)，采用補(bǔ)碼表示，且由3個(gè)“1”和5個(gè)“0”組成，則最小值為_(kāi)C_。A.-127 B.-32 C.-125 D.-3123. 以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是_C_。A.RR型指令 B.RS型指令 C.SS型指令 D.程序控制指令125.采用軟件方式實(shí)現(xiàn)的輸入輸出方式是 AD A.中斷方式 B.DMA方式 C.通道方式 D.程序查詢方式填空題：1. 存儲(chǔ)A. 程序并按B. 地址順序執(zhí)行，這是C. 馮諾依曼型計(jì)算機(jī)的工作原理。2. 移碼表示法主要用于表示A. 浮點(diǎn)數(shù)的階碼E，以利于比較兩個(gè)B指數(shù)的大小和C. 對(duì)階操作。3. 微程序設(shè)計(jì)技術(shù)是利用A軟件方法設(shè)計(jì)B. 操作控制的一門技術(shù)。具有規(guī)整性、可維護(hù)性、C ._對(duì)階_等一系列優(yōu)點(diǎn)。4. 衡量總線性能的重要指標(biāo)是A.總線帶寬_，它定義為總線本身所能達(dá)到的最高B._傳輸速率 _。PCI總線的帶寬可達(dá)C._ 264MB / S_。5. 在輸入輸出系統(tǒng)中，采用的輸入輸出方法有程序查詢中斷方式DMA方式通道方式，微機(jī)中一般使用A. _，單片機(jī)中一般使用B. _ _，大型機(jī)一般中使用C. _。6. 相聯(lián)存儲(chǔ)器不按地址而是按A. _內(nèi)容_訪問(wèn)的存儲(chǔ)器，在cache系統(tǒng)中，B. 是相聯(lián)存儲(chǔ)器_快表_，它是主存C. _塊_到Cache D. 行 的映射關(guān)系。7. 硬布線控制器的設(shè)計(jì)方法是：先畫出A. _指令周期_流程圖，再利用B. 布爾代數(shù)寫出綜合邏輯表達(dá)式，然后用門電路、觸發(fā)器或可編程邏輯等器件實(shí)現(xiàn)。8. 磁表面存儲(chǔ)器主要技術(shù)指標(biāo)有A._存儲(chǔ)密度_，B. _存儲(chǔ)容量_，C. _平均存取時(shí)間_，和數(shù)據(jù)傳輸率。9. DMA 控制器按其A組成結(jié)構(gòu)結(jié)構(gòu)，分為B _選擇 _型和B. _多路_型兩種。10. 數(shù)的真值變成機(jī)器碼可采用A. _原碼_表示法，B. _補(bǔ)碼_表示法，C._反碼_表示法，移碼表示法。11. 形成指令地址的方式，稱為A._指令尋址_方式，有B. _順序_尋址和C. _跳躍_尋址。12. CPU從A. _存儲(chǔ)器_取出一條指令并執(zhí)行這條指令的時(shí)間和稱為B. 指令周期 _。由于各種指 令的操作功能不同，各種指令的指令周期是不相同的。13. 一個(gè)定點(diǎn)數(shù)由A. 數(shù)符_和B. _尾數(shù)_兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有C. _純小數(shù)_和純整數(shù)之分。14. 對(duì)存儲(chǔ)器的要求是A. _容量大_，B. 速度快_，C. _成本低_。為了解決這三方面的矛盾計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。15. 當(dāng)今的CPU 芯片除了包括定點(diǎn)運(yùn)算器和控制器外，還包括A. _CACHE_，B. _浮點(diǎn)_運(yùn)算器和C. _存儲(chǔ)_管理等部件。16. RISC指令系統(tǒng)的最大特點(diǎn)是：A. 指令條數(shù)少_；B. 指令長(zhǎng)度固定_；C. 指令格式和尋址方式_，只有取數(shù) / 存數(shù)指令訪問(wèn)存儲(chǔ)器。17. 并行處理技術(shù)已成為計(jì)算機(jī)技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個(gè)步驟和階段。概括起來(lái)，主要有三種形式A.時(shí)間 _并行；B. _空間_并行；C._時(shí)間加空間_并行。18. 硬盤的一個(gè)盤片稱為一個(gè)A. 記錄面 ，每個(gè)盤片被劃分為多個(gè)同心圓，一個(gè)同心圓稱為一個(gè)B. 磁道 ，同心圓被分割成多個(gè)部分，每一部分稱為一個(gè)C. 扇區(qū) 。19. 按IEEE764標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由A._符號(hào)位S_，階碼E ，尾數(shù)m 三部分組成。其中階碼E 的值等于指數(shù)的B.基值E_加上一個(gè)固定偏移量C._127_。20. 存儲(chǔ)器的技術(shù)指標(biāo)有A.存儲(chǔ)容量_，B._存儲(chǔ)時(shí)間_，C._存儲(chǔ)周期_，和存儲(chǔ)器帶寬。21. 指令操作碼字段表征指令的A.操作，特征與功能_，而地址碼字段指示B.操作數(shù)的地址_。微小型機(jī)多采用 C.二地址，單地址，零地址_混合方式的指令格式。22. 總線有A.物理_特性，B._功能_特性，電氣特性，C._時(shí)間_特性。23. 不同的CRT顯示標(biāo)準(zhǔn)所支持的最大A.分辨率_和B.灰度級(jí)_是不同的。24. 指令格式中，地址碼字段是通過(guò)A.尋址方式_來(lái)體現(xiàn)的，因?yàn)橥ㄟ^(guò)某種方式的變換，可以給出 B._操作數(shù)有效_地址。常用的指令格式有零地址指令、單地址指令、C.二地址指令_三種.25. 雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于A.并行_存儲(chǔ)器結(jié)構(gòu).前者采用B.空間_技術(shù),后者采用C._時(shí)間_技術(shù).26. CPU周期也稱為A._機(jī)器周期_；一個(gè)CPU周期包含若干個(gè)B._時(shí)鐘周期_。任何一條指令的指令周期至少需要C._2_個(gè)CPU周期。27. RISC CPU是克服CISC機(jī)器缺點(diǎn)的基礎(chǔ)上發(fā)展起來(lái)的，它具有的三個(gè)基本要素是：（1） 一個(gè)有限的A簡(jiǎn)單指令系統(tǒng)._；（2） CPU配備大量的B.通用寄存器_；（3） 強(qiáng)調(diào)C.指令流水線_的優(yōu)化。28. 總線仲裁部件通過(guò)采用A.優(yōu)先級(jí)_策略或B._公平_策略，選擇其中一個(gè)主設(shè)備作為總線的下一次主方，接管C.總線控制權(quán)_。29. 為了組成256K*32的存儲(chǔ)系統(tǒng)，需要64K*16的存儲(chǔ)芯片A. 8 片。30. 在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為A._總線_。就其所傳送 信息的性質(zhì)而言，總線可以分為數(shù)據(jù)總線、B.地址總線_、C._控制總線_。31. 總線定時(shí)是總線系統(tǒng)的核心問(wèn)題之一。為了同步主方、從方的操作，必須制訂A.定時(shí)協(xié)議_。通常采用B.同步_定時(shí)和C.異步_定時(shí)兩種方式。32. CPU中至少有如下六類寄存器A._指令_寄存器，B._程序_計(jì)數(shù)器，C._地址_寄存器，通用寄存器，狀態(tài)條件寄存器，緩沖寄存器。33. 中斷處理中的保存斷點(diǎn)是指保存A. 程序計(jì)數(shù)器 和B. 狀態(tài)寄存器 的內(nèi)容。34. CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫做A_指令周期_，它常用若干個(gè)B_機(jī)器周期_來(lái)表示，而后者又包含有若干個(gè)C_時(shí)鐘周期_。35. CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為A_指令寄存器_，保存當(dāng)前正在執(zhí)行的指令的地址的寄存器為B_程序計(jì)數(shù)器_，保存CPU訪存地址的寄存器為C_內(nèi)存地址寄存器_。36. 一個(gè)較完善的指令系統(tǒng)應(yīng)包含A數(shù)據(jù)傳送_類指令，B_算術(shù)運(yùn)算_類指令，C_邏輯運(yùn)算_類指令，程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指令。37. 計(jì)算機(jī)系統(tǒng)中，下列部件都能夠存儲(chǔ)信息：主存CPU內(nèi)的通用寄存器cache光盤磁盤。按照CPU存取速度排列，由快到慢依次為A_，其中，內(nèi)存包括B_；屬于外存的是C_。38. 在計(jì)算機(jī)術(shù)語(yǔ)中，將運(yùn)算器、控制器、cache合在一起，稱為A_CPU_，而將B_cpu_和存儲(chǔ)器合在一起，成為C主機(jī)_。39. 如果X的真值是-5，采用8位編碼，則X原A_，X反B_ ，X補(bǔ)C_。40. 半導(dǎo)體SRAM靠A_半導(dǎo)體觸發(fā)器_存貯信息，半導(dǎo)體DRAM則是靠B柵極電容_存貯信息。選擇題答案：1.D 2.B 3.C 4.B 5.C 6.C 7.A、D 8.C 9.A 10.C11.A 12.D 13.C 14.D 15.B 16.B 17.B、C 18.D 19.C 20.A21.C 22.C 23.C, D 24.B 25.B 26