數(shù)字電路試題及答案.doc

數(shù)字電路試題一、單項選擇題1、以下代碼中為無權(quán)碼的為 （ ）A. 8421BCD碼 B. 5421BCD碼 C. 余三碼 D.2421BCD碼2、圖示邏輯電路的邏輯式為 （ ）AF=BF=CF=DF=3、下列關(guān)于異或運算的式子中，不正確的是 （ ）A B C D4、一個n變量的邏輯函數(shù)應(yīng)該有 個最小項 （ ）A B C D5、若編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為 位。 （ ）A.5 B.6 C.10 D.506、在下列邏輯電路中，不是組合邏輯電路的是 。 （ ）A.譯碼器 B.編碼器 C.全加器 D.寄存器7、欲使JK觸發(fā)器按工作，可使觸發(fā)器的輸入端 。 （ ）A. B.， C.， D.， 8、同步時序電路和異步時序電路比較，其差異在于兩者 。 （ ）A.沒有觸發(fā)器 B.是否有統(tǒng)一的時鐘脈沖控制 C.沒有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關(guān)9、8位移位寄存器，串行輸入時經(jīng) 個脈沖后，8位數(shù)碼全部移入寄存器中。 （ ）A.1 B.2 C.4 D.810、555定時器端不用時，應(yīng)當 。 （ ）A.接高電平 B.接低電平 C.通過的電容接地 D.通過小于的電阻接地二、填空題1、當傳送十進制數(shù)5時，在8421奇校驗碼的校驗位上值應(yīng)為 。2、(35.625)10（ ）2（ ）8（ ）163、用反演律求函數(shù)的反函數(shù)（不用化簡） 。4、消除竟爭冒險的方法有 、 、 等。5、觸發(fā)器有 個穩(wěn)態(tài)，存儲8位二進制信息要 個觸發(fā)器。三、判斷題1、數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài)，二者無大小之分。 （ ）2、格雷碼具有任何相鄰碼只有一位碼元不同的特性。 （ ）3、因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。 （ ）4、卡諾圖中幾何位置相鄰的小方格，在邏輯上也相鄰。 （ ）5、觸發(fā)器的約束條件表示不允許出現(xiàn)的輸入。 （ ）6、對邊沿觸發(fā)器，在為高電平期間，當時，狀態(tài)會翻轉(zhuǎn)一次。 （ ）7、優(yōu)先編碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。 （ ）8、共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（ ）9、計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。 （ ）10、單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比。 （ ）四、化簡題1、用公式法化簡邏輯函數(shù)為最簡與或表達式。2、用卡諾圖法化簡邏輯函數(shù)為最簡與或表達式。五、分析設(shè)計題1、試用74LS138譯碼器（如圖所示）和少量門電路實現(xiàn)下列多輸出函數(shù)：輸入變量A，B，C分別接74LS138譯碼器的輸入端A2，A1，A0。2、分析下圖所示電路，按要求作答。（1）判斷該時序電路是同步還是異步電路； （2）寫出激勵函數(shù)； （3）求出狀態(tài)方程； （4）畫出狀態(tài)轉(zhuǎn)換圖； （5）假設(shè)起始狀態(tài)，分析并畫出輸出波形圖。3、用74LS192構(gòu)成24進制（0124）計數(shù)器，要求用加法計數(shù)。74LS192的邏輯符號及功能表已給出。數(shù)字電路試題答案一、單項選擇題1、C 2、C 3、B 4、B 5、B6、D 7、D 8、B 9、D 10、A二、填空題1、1 2、100011.101，43.5，23.A3、 4、增加選通電路，增加多余項，增加濾波電容5、2，8三、判斷題1、 2、 3、 4、 5、6、 7、 8、 9、 10、四、化簡題1、解：2、用卡諾圖法化簡邏輯函數(shù)為最簡與或表達式。解： 五、分析設(shè)計題1、試用74LS138譯碼器（如圖所示）和少量門電路實現(xiàn)下列多輸出函數(shù)：輸入變量A，B，C分別接74LS138譯碼器的輸入端A2，A1，A0。解： 2、分析下圖所示電路，按要求作答。（1）判斷該時序電路是同步還是異步電路； （2）寫出激勵函數(shù)； （3）求出狀態(tài)方程； （4）畫出狀態(tài)轉(zhuǎn)換圖； （5）假設(shè)起始狀態(tài)，分析并畫出輸出波形圖。解：（1）該電路是同步時序邏輯電路。 （2），；， （3）； （4）狀態(tài)表如下：輸入輸出0001011010001100狀態(tài)