計(jì)算機(jī)組成原理知識(shí)點(diǎn)總結(jié)

計(jì)算機(jī)組成原理計(jì)算機(jī)組成原理 白中英 復(fù)習(xí) 白中英 復(fù)習(xí) 第一章第一章 計(jì)算機(jī)系統(tǒng)概論計(jì)算機(jī)系統(tǒng)概論 電子數(shù)字計(jì)算機(jī)的分類電子數(shù)字計(jì)算機(jī)的分類 P1 通用計(jì)算機(jī) 超級(jí)計(jì)算機(jī) 大型機(jī) 服務(wù)器 工作站 微型機(jī)和單片機(jī) 和專用計(jì)算 機(jī) 計(jì)算機(jī)的性能指標(biāo)計(jì)算機(jī)的性能指標(biāo) P5 數(shù)字計(jì)算機(jī)的五大部件及各自主要功能數(shù)字計(jì)算機(jī)的五大部件及各自主要功能 P6 五大部件 存儲(chǔ)器 運(yùn)算器 控制器 輸入設(shè)備 輸出設(shè)備 存儲(chǔ)器主要功能 保存原始數(shù)據(jù)和解題步驟 運(yùn)算器主要功能 進(jìn)行算術(shù) 邏輯運(yùn)算 控制器主要功能 從內(nèi)存中取出解題步驟 程序 分析 執(zhí)行操作 輸入設(shè)備主要功能 把人們所熟悉的某種信息形式變換為機(jī)器內(nèi)部所能接收和識(shí)別的 二進(jìn)制信息形式 輸出設(shè)備主要功能 把計(jì)算機(jī)處理的結(jié)果變換為人或其他機(jī)器所能接收和識(shí)別的信息 形式 計(jì)算機(jī)軟件計(jì)算機(jī)軟件 P11 系統(tǒng)程序 用來(lái)管理整個(gè)計(jì)算機(jī)系統(tǒng) 應(yīng)用程序 按任務(wù)需要編制成的各種程序 第二章第二章 運(yùn)算方法和運(yùn)算器運(yùn)算方法和運(yùn)算器 課件課件 作業(yè)作業(yè) 第三章第三章 內(nèi)部存儲(chǔ)器內(nèi)部存儲(chǔ)器 存儲(chǔ)器的分類存儲(chǔ)器的分類 P65 按存儲(chǔ)介質(zhì)分類 易失性 半導(dǎo)體存儲(chǔ)器 非易失性 磁表面存儲(chǔ)器 磁芯存儲(chǔ)器 光盤存儲(chǔ)器 按存取方式分類 存取時(shí)間與物理地址無(wú)關(guān) 隨機(jī)訪問(wèn) 隨機(jī)存儲(chǔ)器 RAM 在程序的執(zhí)行過(guò)程中可讀可寫 只讀存儲(chǔ)器 ROM 在程序的執(zhí)行過(guò)程中只讀 存取時(shí)間與物理地址有關(guān) 串行訪問(wèn) 順序存取存儲(chǔ)器 磁帶 直接存取存儲(chǔ)器 磁盤 按在計(jì)算機(jī)中的作用分類 主存儲(chǔ)器 隨機(jī)存儲(chǔ)器 RAM 靜態(tài) RAM 動(dòng)態(tài) RAM 只讀存儲(chǔ)器 ROM MROM PROM EPROM EEPROM Flash Memory 高速緩沖存儲(chǔ)器 Cache 輔助存儲(chǔ)器 磁盤 磁帶 光盤 存儲(chǔ)器的分級(jí)存儲(chǔ)器的分級(jí) P66 存儲(chǔ)器三個(gè)主要特性的關(guān)系 速度 容量 價(jià)格 位 多級(jí)存儲(chǔ)器體系結(jié)構(gòu) 高速緩沖存儲(chǔ)器 cache 主存儲(chǔ)器 外存儲(chǔ)器 主存儲(chǔ)器的技術(shù)指標(biāo)主存儲(chǔ)器的技術(shù)指標(biāo) P67 存儲(chǔ)容量 存儲(chǔ)單元個(gè)數(shù) M 每單元位數(shù) N 存取時(shí)間 從啟動(dòng)讀 寫 操作到操作完成的時(shí)間 存取周期 兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間 時(shí)間單位為 ns 存儲(chǔ)器帶寬 單位時(shí)間里存儲(chǔ)器所存取的信息量 位 秒 字節(jié) 每秒 是衡量數(shù)據(jù)傳 輸速率的重要技術(shù)指標(biāo) SRAM 存儲(chǔ)器存儲(chǔ)器 P67 基本存儲(chǔ)元 用一個(gè)鎖存器 觸發(fā)器 作為存儲(chǔ)元 基本的靜態(tài)存儲(chǔ)元陣列 P68 雙譯碼方式 P68 讀周期 寫周期 存取周期 P70 DRAM 存儲(chǔ)器存儲(chǔ)器 P70 基本存儲(chǔ)元 由一個(gè) MOS 晶體管和電容器組成的記憶電路 存儲(chǔ)原理 所存儲(chǔ)的信息 1 或 0 由電容器上的電荷量來(lái)體現(xiàn) 充滿電荷 1 沒(méi)有電荷 0 一個(gè) DRAM 存儲(chǔ)元的寫 讀 刷新操作 P71 DRAM 的刷新 集中式刷新和分散式刷新 P73 存儲(chǔ)器容量的擴(kuò)充存儲(chǔ)器容量的擴(kuò)充 P73 位擴(kuò)展 增加存儲(chǔ)字長(zhǎng) P73 字?jǐn)U展 增加存儲(chǔ)字的數(shù)量 P73 字 位擴(kuò)展 P74 例題 P73 只讀存儲(chǔ)器只讀存儲(chǔ)器 ROM P80 掩模 ROM PROM EPROM EEPROM Flash 存儲(chǔ)器 P80 86 并行存儲(chǔ)器并行存儲(chǔ)器 P86 雙端口存儲(chǔ)器 指同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫控制線路 多模塊交叉存儲(chǔ)器 連續(xù)地址分布在相鄰的不同模塊內(nèi) 同一個(gè)模塊內(nèi)的地址都是不 連續(xù)的 對(duì)連續(xù)字的成塊傳送可實(shí)現(xiàn)多模塊流水式并行存取 大大提高存儲(chǔ)器的帶寬 cache 基本原理基本原理 P92 避免 CPU 空等 現(xiàn)象 CPU 和主存 DRAM 的速度差異 程序訪問(wèn)的局部性原理 cache 由高速的 SRAM 組成 cache 的基本原理 P93 命中 未命中 命中率 P93 例題 P94 cache 與主存的地址映射與主存的地址映射 P94 全相聯(lián)映像 主存中的任一塊可以映象到緩存中的任一塊 直接映像 每個(gè)緩存塊可以和若干個(gè)主存塊對(duì)應(yīng) 每個(gè)主存塊只能和一個(gè)緩存塊對(duì)應(yīng) 組相聯(lián)映像 某一主存塊 j 按模 u 映射到 緩存 的第 i 組中的 任一塊 替換算法替換算法 P98 先進(jìn)先出算法 FIFO 把一組中最先調(diào)入 cache 的塊替換出去 不需要隨時(shí)記錄各 個(gè)塊的使用情況 所以實(shí)現(xiàn)容易 開銷小 近期最少使用算法 LRU 將近期內(nèi)長(zhǎng)久未被訪問(wèn)過(guò)的行 塊 換出 每行設(shè)置一個(gè) 計(jì)數(shù)器 cache 每命中一次 命中行計(jì)數(shù)器清零 其它各行計(jì)數(shù)器增 1 當(dāng)需要替換時(shí) 比 較各特定行的計(jì)數(shù)值 將計(jì)數(shù)值最大的行換出 最不經(jīng)常使用 LFU 被訪問(wèn)的行計(jì)數(shù)器增加 1 換值小的行 不能反映近期 cache 的訪問(wèn)情況 隨機(jī)替換 從特定的行位置中隨機(jī)地選取一行換出 cache 的寫操作策略的寫操作策略 P99 寫回法 全寫法 寫一次法 P99 100 第四章第四章 指令系統(tǒng)指令系統(tǒng) 指令系統(tǒng) 指令系統(tǒng) P103 程序 高級(jí)語(yǔ)言 機(jī)器語(yǔ)言 指令 指令系統(tǒng) 復(fù)雜指令系統(tǒng)計(jì)算機(jī) CISC 精簡(jiǎn) 指令系統(tǒng)計(jì)算機(jī) RISC P103 指令格式 指令格式 P105 操作碼 指令操作性質(zhì)的二進(jìn)制數(shù)代碼 地址碼 指令中的地址碼用來(lái)指出該指令的源操作數(shù)地址 一個(gè)或兩個(gè) 結(jié)果地址及 下一條指令的地址 三地址指令 二地址指令 一地址指令 零地址指令 三種二地址指令 SS RR RS P106 指令字長(zhǎng)度 機(jī)器字長(zhǎng) P107 例題 P110 操作數(shù)類型操作數(shù)類型 P110 地址數(shù)據(jù) 數(shù)值數(shù)據(jù) 字符數(shù)據(jù) 邏輯數(shù)據(jù) 尋址方式尋址方式 P112 確定本條指令的操作數(shù)地址 下一條欲執(zhí)行指令的指令地址 指令尋址 順序?qū)ぶ?PC 1 跳躍尋址 轉(zhuǎn)移類指令 數(shù)據(jù)尋址 P112 116 立即尋址 形式地址就是操作數(shù) 直接尋址 有效地址由形式地址直接給出 隱含尋址 操作數(shù)地址隱含在操作碼中 間接尋址 有效地址由形式地址間接提供 寄存器尋址 有效地址即為寄存器編號(hào) 寄存器間接尋址 有效地址在寄存器中 基址尋址 有效地址 形式地址 基地址 變址尋址 有效地址 形式地址 變址寄存器的內(nèi)容 相對(duì)尋址 有效地址 PC 的內(nèi)容 形式地址 堆棧尋址 棧頂指針 段尋址 例題 P118 指令的分類指令的分類 119 數(shù)據(jù)處理 數(shù)據(jù)存儲(chǔ) 數(shù)據(jù)傳送 程序控制 RISC 技術(shù)技術(shù) P121 RISC 精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī) CISC 復(fù)雜指令系統(tǒng)計(jì)算機(jī) RISC 指令系統(tǒng)的特點(diǎn) P121 第五章第五章 中央處理器中央處理器 CPU 的功能 的功能 P127 指令控制 操作控制 時(shí)間控制 數(shù)據(jù)加工 CPU 的基本組成 的基本組成 P127 控制器 運(yùn)算器 cache CPU 中的主要寄存器 中的主要寄存器 P128 數(shù)據(jù)緩沖寄存器 DR 指令寄存器 IR 程序計(jì)數(shù)器 PC 數(shù)據(jù)地址寄存器 AR 通用寄存器 狀態(tài)字寄存器 PSW 操作控制器的分類 操作控制器的分類 P130 時(shí)序邏輯型 硬布線控制器 存儲(chǔ)邏輯型 微程序控制器 指令周期 指令周期 P131 取出并執(zhí)行一條指令所需的全部時(shí)間 指令周期 機(jī)器周期 時(shí)鐘周期 P131 一個(gè)指令周期含若干個(gè)機(jī)器周期 一個(gè)機(jī)器周期包含若干個(gè)時(shí)鐘周期 取指周期 數(shù)據(jù)流 P132 執(zhí)行周期 數(shù)據(jù)流 P133 138 時(shí)序信號(hào)的作用和體制 時(shí)序信號(hào)的作用和體制 P141 時(shí)序信號(hào)的基本體制是電位 脈沖制 數(shù)據(jù)加在觸發(fā)器的電位輸入端 D 打入數(shù)據(jù)的 控制信號(hào)加在觸發(fā)器的時(shí)鐘脈沖輸入端 CP 電位高低表示數(shù)據(jù)是 1 還是 0 要求打入數(shù)據(jù) 的控制信號(hào)來(lái)之前電位信號(hào)必須已穩(wěn)定 節(jié)拍電位 節(jié)拍脈沖 P142 控制器的控制方式 控制器的控制方式 P144 同步控制方式 即固定時(shí)序控制方式 各項(xiàng)操作都由統(tǒng)一的時(shí)序信號(hào)控制 在每個(gè)機(jī) 器周期中產(chǎn)生統(tǒng)一數(shù)目的節(jié)拍電位和工作脈沖 異步控制方式 不受統(tǒng)一的時(shí)鐘周期 節(jié)拍 的約束 各操作之間的銜接與各部件之間 的信息交換采取應(yīng)答方式 聯(lián)合控制方式 同步控制和異步控制相結(jié)合的方式 大部分指令在固定的周期內(nèi)完成 少數(shù)難以確定的操作采用異步方式 微程序控制原理 微程序控制原理 P145 微程序控制是指運(yùn)行一個(gè)微程序來(lái)實(shí)現(xiàn)一條機(jī)器指令的功能 微程序控制的基本思想 仿照計(jì)算機(jī)的解題程序 把微操作控制信號(hào)編制成通常所說(shuō)的 微指令 再把這些微指令 按時(shí)序先后排列成微程序 將其存放在一個(gè)只讀存儲(chǔ)器里 當(dāng)計(jì)算機(jī)執(zhí)行指令時(shí) 一條條 地讀出這些微指令 從而產(chǎn)生相應(yīng)的操作控制信號(hào) 控制相應(yīng)的部件執(zhí)行規(guī)定的操作 微程序 微指令 微命令 微操作 P145 機(jī)器指令與微指令的關(guān)系 P150 微命令的編碼方法 微命令的編碼方法 P151 直接表示法 微指令的每一位代表一個(gè)微命令 不需要譯碼 編碼表示法 把一組相斥性的微命令信號(hào)組成一個(gè)小組 即一個(gè)字段 然后通過(guò)小組 字段 譯碼器對(duì)每一個(gè)微命令信號(hào)進(jìn)行譯碼 譯碼輸出作為操作控制信號(hào) 混合表示法 把直接表示法與字段編碼表示法混合使用 以便能綜合考慮微指令字長(zhǎng) 靈活性 速度等方面的要求 微指令格式 微指令格式 P153 水平型微指令 是指一次能定義并能并行執(zhí)行多個(gè)微命令的微指令 垂直型微指令 微指令中設(shè)置微操作碼字段 采用微操作碼編譯法 由微操作碼規(guī)定 微指令的功能 稱為垂直型微指令 垂直型微指令的結(jié)構(gòu)類似于機(jī)器指令的結(jié)構(gòu) 硬連線控制器 硬連線控制器 P155 基本思想 通過(guò)邏輯電路直接連線而產(chǎn)生的 又稱為組合邏輯控制方式 這種邏輯電 路是一種由門電路和觸發(fā)器構(gòu)成的復(fù)雜樹形邏輯網(wǎng)絡(luò) 三個(gè)輸入 來(lái)自指令操作碼譯碼器的輸出 來(lái)自執(zhí)行部件的反饋信息 來(lái)自時(shí)序產(chǎn)生 器的時(shí)序信號(hào) 包括節(jié)拍電位信號(hào) M 和節(jié)拍脈沖信號(hào) T 一個(gè)輸出 微操作控制信號(hào) 硬布線控制器的基本原理 某一微操作控制信號(hào) C 用一個(gè)邏輯函數(shù)來(lái)表達(dá) 并行處理技術(shù) 并行處理技術(shù) P161 并行性的概念 問(wèn)題中具有可以同時(shí)進(jìn)行運(yùn)算或操作的特性 時(shí)間并行 讓多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開 輪流使用同一套硬件設(shè)備的各個(gè)部件 以加快硬件周轉(zhuǎn)而贏得速度 實(shí)現(xiàn)方式就是采用流水處理部件 空間并行 以數(shù)量取勝 它能真正的體現(xiàn)同時(shí)性 時(shí)間 空間并行 綜合應(yīng)用 Pentium 中采用了超標(biāo)量流水線技術(shù) 流水線的分類 流水線的分類 P163 指令流水線 指指令步驟的并行 將指令流的處理過(guò)程劃分為取指令 譯碼 取操作 數(shù) 執(zhí)行 寫回等幾個(gè)并行處理的過(guò)程段 算術(shù)流水線 指運(yùn)算操作步驟的并行 如流水加法器 流水乘法器 流水除法器等 處理機(jī)流水線 是指程序步驟的并行 由一串級(jí)聯(lián)的處理機(jī)構(gòu)成流水線的各個(gè)過(guò)程段 每臺(tái)處理機(jī)負(fù)責(zé)某一特定的任務(wù) 流水線中的主要問(wèn)題 流水線中的主要問(wèn)題 P164 資源相關(guān) 指多條指令進(jìn)入流水線后在同一機(jī)器時(shí)鐘周期內(nèi)爭(zhēng)用一個(gè)功能部件所發(fā)生 的沖突 數(shù)據(jù)相關(guān) 在一個(gè)程序中 如果必須等前一條指令執(zhí)行完畢后 才能執(zhí)行后一條指令 解決數(shù)據(jù)相關(guān)沖突的辦法 為了解決數(shù)據(jù)相關(guān)沖突 流水 CPU 的運(yùn)算器中特意設(shè)置若干運(yùn) 算結(jié)果緩沖寄存器 暫時(shí)保留運(yùn)算結(jié)果 以便于后繼指令直接使用 稱為 向前 或定向 傳送技術(shù) 控制相關(guān) 由轉(zhuǎn)移指令引起的 解決控制相關(guān)沖突的辦法 延遲轉(zhuǎn)移法 轉(zhuǎn)移預(yù)測(cè)法 例題 P165 第六章第六章 總線系統(tǒng)總線系統(tǒng) 總線的概念 總線的概念 P184 總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu) 是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通 路 總線的分類 總線的分類 P184 內(nèi)部總線 CPU 內(nèi)部連接各寄存器及運(yùn)算部件之間的總線 系統(tǒng)總線 CPU 和計(jì)算機(jī)系統(tǒng)中其他高速功能部件相互連接的總線 按系統(tǒng)傳輸信 息的不同 又可分為三類 數(shù)據(jù)總線 地址總線和控制總線 I O 總線 中 低速 I O 設(shè)備之間互相連接的總線 總線性能指標(biāo) 總線性能指標(biāo) P185 總線寬度 指數(shù)據(jù)總線的根數(shù) 尋址能力 取決于地址總線的根數(shù) PCI 總線的地址總線為 32 位 尋址能力達(dá) 4GB 傳輸率 也稱為總線帶寬 是衡量總線性能的重要指標(biāo) 例題 P193 總線上信息傳送方式 總線上信息傳送方式 P190 串行傳送 使用一條傳輸線 采用脈沖傳送 有脈沖為 1 無(wú)脈沖為 0 連續(xù)幾個(gè)無(wú) 脈沖的處理方法 位時(shí)間 并行傳送 每一數(shù)據(jù)位需要一條傳輸線 一般采用電位傳送 電位高為 1 電位低為 0 分時(shí)傳送 總線復(fù)用 共享總線的部件分時(shí)使用總線 總線接口 總線接口 P192 I O 接口 也叫適配器 和 CPU 數(shù)據(jù)的交換一定是并行的方式 和外設(shè)數(shù)據(jù)的交換可 以是并行的 也可以是串行的 總線的仲裁 總線的仲裁 P193 集中式仲裁 有統(tǒng)一的總線仲裁器 鏈?zhǔn)讲樵兎绞?計(jì)數(shù)器定時(shí)查詢方式 獨(dú)立請(qǐng)求方式 P193 195 分布式仲裁 不需要中央仲裁器 每個(gè)潛在的主方功能模塊都有自己的仲裁器和仲裁 號(hào) P195 總線的定時(shí) 總線的定時(shí) P196 同步定時(shí) 事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來(lái)確定 異步定時(shí) 后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn) 即建立在應(yīng)答式或 互鎖機(jī)制基礎(chǔ)上 PCI 總線 總線 P200 PCI 外圍設(shè)備互連 PCI 總線 連接各種高速的 PCI 設(shè)備 PCI 是一個(gè)與處理器無(wú)關(guān) 的高速外圍總線 又是至關(guān)重要的層間總線 它采用同步時(shí)序協(xié)議和集中式仲裁策略 并 具有自動(dòng)配置能力 PCI 總線支持無(wú)限的猝發(fā)式傳送 即插即用 第七章第七章 外圍設(shè)備外圍設(shè)備 外圍設(shè)備的定義和分類 外圍設(shè)備的定義和分類 P209 除了 CPU 和主存外 計(jì)算機(jī)系統(tǒng)的每一部分都可作為一個(gè)外圍設(shè)備來(lái)看待 外圍設(shè)備 可分為輸入設(shè)備 輸出設(shè)備 外存設(shè)備 數(shù)據(jù)通信設(shè)備和過(guò)程控制設(shè)備幾大類 磁記錄原理 磁記錄原理 P210 計(jì)算機(jī)的外存儲(chǔ)器又稱磁表面存儲(chǔ)設(shè)備 所謂磁表面存儲(chǔ) 是用某些磁性材料薄薄地 涂在金屬鋁或塑料表面作載磁體來(lái)存儲(chǔ)信息 磁盤存儲(chǔ)器 磁帶存儲(chǔ)器均屬于磁表面存儲(chǔ) 器 磁性材料上呈現(xiàn)剩磁狀態(tài)的地方形成了一個(gè)磁化元或存儲(chǔ)元 是記錄一個(gè)二進(jìn)制信息 位的最小單位 磁表面存儲(chǔ)器的讀寫原理 磁表面存儲(chǔ)器的讀寫原理 P211 在磁表面存儲(chǔ)器中 利用一種稱為磁頭的裝置來(lái)形成和判別磁層中的不同磁化狀態(tài) 通過(guò)電 磁變換 利用磁頭寫線圈中的脈沖電流 可把一位二進(jìn)制代碼轉(zhuǎn)換成載磁體存儲(chǔ)元 的不同剩磁狀態(tài) 通過(guò)磁 電變換 利用磁頭讀出線圈 可將由存儲(chǔ)元的不同剩磁狀態(tài)表示 的二進(jìn)制代碼轉(zhuǎn)換成電信號(hào)輸出 磁盤的組成和分類 磁盤的組成和分類 P213 硬磁盤是指記錄介質(zhì)為硬質(zhì)圓形盤片的磁表面存儲(chǔ)設(shè)備 它主要由磁記錄介質(zhì) 磁盤 控制器 磁盤驅(qū)動(dòng)器三大部分組成 溫徹斯特磁盤簡(jiǎn)稱溫盤 是一種采用先進(jìn)技術(shù)研制的可移動(dòng)磁頭固定盤片的磁盤機(jī) 它是一種密封組合式的硬磁盤 即磁頭 盤片 電機(jī)等驅(qū)動(dòng)部件乃至讀寫電路等 組裝成一 個(gè)不可隨意拆卸的整體 磁盤上信息的分布 磁盤上信息的分布 P215 記錄面 磁道 扇區(qū) P215 磁道編號(hào) P215 磁盤地址由記錄面號(hào) 也稱磁頭號(hào) 磁道號(hào)和扇區(qū)號(hào)三部分組成 磁盤存儲(chǔ)器的技術(shù)指標(biāo) 磁盤存儲(chǔ)器的技術(shù)指標(biāo) P216 存儲(chǔ)密度 存儲(chǔ)密度分道密度 位密度和面密度 道密度 沿磁盤半徑方向單位長(zhǎng)度上的磁道數(shù) 單位道 英寸 位密度 磁道單位長(zhǎng)度上能記錄的二進(jìn)制代碼位數(shù) 單位為位 英寸 面密度 位密度和道密度的乘積 單位為位 平方英寸 平均存儲(chǔ)時(shí)間 尋道時(shí)間 等待時(shí)間 數(shù)據(jù)傳送時(shí)間 P216 數(shù)據(jù)傳輸率 P217 例題 P217 磁盤磁盤 cache P218 磁盤 cache 是為了彌補(bǔ)慢速磁盤和主存之間速度上的差異 磁盤陣列磁盤陣列 RAID P218 RAID 獨(dú)立磁盤冗余陣列 廉價(jià)冗余磁盤陣列 或簡(jiǎn)稱磁盤陣列 簡(jiǎn)單的說(shuō) RAID 是一種把多塊獨(dú)立的硬盤 物理硬盤 按不同方式組合起來(lái)形成一個(gè)硬盤組 邏輯 硬盤 從而提供比單個(gè)硬盤更高的存儲(chǔ)性能和提供數(shù)據(jù)冗余的技術(shù) 組成磁盤陣列的不同方式成為 RAID 級(jí)別 RAID 0 提高存儲(chǔ)性能的原理是把連續(xù)的 數(shù)據(jù)分散到多個(gè)磁盤上存取 這樣 系統(tǒng)有數(shù)據(jù)請(qǐng)求就可以被多個(gè)磁盤并行的執(zhí)行 每個(gè) 磁盤執(zhí)行屬于它自己的那部分?jǐn)?shù)據(jù)請(qǐng)求 這種數(shù)據(jù)上的并行操作可以充分利用總線的帶寬 顯著提高磁盤整體存取性能 第八章第八章 輸入輸出系統(tǒng)輸入輸出系統(tǒng) 外圍設(shè)備的速度分級(jí) 外圍設(shè)備的速度分級(jí) P236 在 CPU 和外設(shè)之間數(shù)據(jù)傳送時(shí)加以定時(shí) 速度極慢或簡(jiǎn)單的外設(shè) CPU 只需要接受或者發(fā)送數(shù)據(jù)即可 慢速或者中速的設(shè)備 可以采用異步定時(shí)的方式 高速外設(shè) 采用同步定時(shí)方式 I O 和主機(jī)信息交換方式 和主機(jī)信息交換方式 P237 程序查詢方式 程序中斷方式 直接內(nèi)存訪問(wèn) DMA 方式 通道方式 程序查詢方式 程序查詢方式 P239 數(shù)據(jù)在 CPU 和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制 當(dāng)需要輸入 輸出時(shí) CPU 暫停執(zhí)行主程序 轉(zhuǎn)去執(zhí)行設(shè)備輸入 輸出的服務(wù)程序 根據(jù)服務(wù)程序中的 I O 指令進(jìn) 行數(shù)據(jù)傳送 這是一種最簡(jiǎn)單 最經(jīng)濟(jì)的輸入 輸出方式 只需要很少的硬件 但由于外圍設(shè)備動(dòng)作 很慢 程序進(jìn)入查詢循環(huán)時(shí)將浪費(fèi) CPU 時(shí)間 中斷的概念 中斷的概念 P242 中斷是指 CPU 暫時(shí)中止現(xiàn)行程序 轉(zhuǎn)去處理隨機(jī)發(fā)生的緊急事件 處理完后自動(dòng)返回 原程序的功能和技術(shù) 程序中斷方式的原理 程序中斷方式的原理 P242 在程序中斷方式中 某一外設(shè)的數(shù)據(jù)準(zhǔn)備就緒后 它 主動(dòng) 向 CPU 發(fā)出請(qǐng)求中斷的 信號(hào) 請(qǐng)求 CPU 暫時(shí)中斷目前正在執(zhí)行的程序而進(jìn)行數(shù)據(jù)交換 當(dāng) CPU 響應(yīng)這個(gè)中斷時(shí) 便暫停運(yùn)行主程序 并自動(dòng)轉(zhuǎn)移到該設(shè)備的中斷服務(wù)程序 當(dāng)中斷服務(wù)程序結(jié)束以后 CPU 又回到原來(lái)的主程序 中斷處理過(guò)程中的幾個(gè)問(wèn)題 中斷處理過(guò)程中的幾個(gè)問(wèn)題 P243 CPU 只有在當(dāng)前一條指令執(zhí)行完畢后 即轉(zhuǎn)入公操作時(shí)才受理設(shè)備的中斷請(qǐng)求 保存現(xiàn)場(chǎng) P243 中斷屏蔽 P243 中斷處理過(guò)程 P243 單級(jí)中斷和多級(jí)中斷 單級(jí)中斷和多級(jí)中斷 P245 單級(jí)中斷系統(tǒng)中 所有的中斷源都屬于同一級(jí) 所有中斷源觸發(fā)器排成一行 其優(yōu)先 次序是離 CPU 近的優(yōu)先權(quán)高 當(dāng)響應(yīng)某一中斷請(qǐng)求時(shí) 執(zhí)行該中斷源的中斷服務(wù)程序 在此過(guò)程中 不允許其他中斷源再打斷中斷服務(wù)程序 既使優(yōu)先權(quán)比它高的中斷源也不能 再打斷 多級(jí)中斷系統(tǒng)是指計(jì)算機(jī)系統(tǒng)中有相當(dāng)多的中斷源 根據(jù)各中斷事件的輕重緩急程度 不同而分成若干級(jí)別 每一中斷級(jí)分配給一個(gè)優(yōu)先權(quán) 優(yōu)先權(quán)高的中斷級(jí)可以打斷優(yōu)先權(quán) 低的中斷服務(wù)程序 以程序嵌套方式工作 一維多級(jí)中斷是指每一級(jí)中斷里只有一個(gè)中斷源 二維多級(jí)中斷是指每一級(jí)中斷里又有多個(gè)中斷源 DMA 的基本概念 的基本概念 P253 直接內(nèi)存訪問(wèn) DMA 是一種完全由硬件執(zhí)行 I O 交換的工作方式 在這種方式中 DMA 控制器從 CPU 完全接管對(duì)總線的控制 數(shù)據(jù)交換不經(jīng)過(guò) CPU 而直接在內(nèi)存和 I O 設(shè)備之間進(jìn)行 DMA 方式一般用于高速傳送成組數(shù)據(jù) DMA 方式的優(yōu)點(diǎn) P253 DMA 能執(zhí)行的一些操作 能執(zhí)行的一些操作 P254 從外圍設(shè)備發(fā)出 DMA 請(qǐng)求 CPU 響應(yīng)請(qǐng)求 把 CPU 工作改成 DMA 操作方式 DMA 控制器從 CPU 接管總線的控制 由 DMA 控制器對(duì)內(nèi)存尋址 即決定數(shù)據(jù)傳送的內(nèi) 存單元地址及數(shù)據(jù)傳送個(gè)數(shù)的計(jì)數(shù) 并執(zhí)行數(shù)據(jù)傳送的操作 發(fā)中斷 向 CPU 報(bào)告 DMA 操作的結(jié)束 DMA 傳送方式 傳送方式 P254 停止 CPU 訪問(wèn)內(nèi)存 周期挪用 DMA 與 CPU 交替訪內(nèi) P254 DMA 數(shù)據(jù)傳送過(guò)程 數(shù)據(jù)傳送過(guò)程 P257 傳送前預(yù)處理 正式傳送 傳送后處理 P257 通道的基本概念 通道的基本概念 P261 通道是一個(gè)特殊功能的處理器 它有自己的指令和程序?qū)ｉT負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸 控制 而 CPU 將 傳輸控制 的功能下放給通道后只負(fù)責(zé) 數(shù)據(jù)處理 功能 這樣 通道 與 CPU 分時(shí)使用內(nèi)存 實(shí)現(xiàn)了 CPU 內(nèi)部運(yùn)算與 I O 設(shè)備的平行工作 通道的功能 通道的功能 P253 通道具有兩種類型的總線 存儲(chǔ)總線 承擔(dān)通道與內(nèi)存 CPU 與內(nèi)存之間的數(shù)據(jù)傳輸 任務(wù) 通道總線即 I O 總線 承擔(dān)外圍設(shè)備與通道間的數(shù)據(jù)傳送任務(wù) 從邏輯結(jié)構(gòu)上講 I O 系統(tǒng)一般具有四級(jí)連接 CPU 與內(nèi)存 通道 設(shè)備控制器 外 圍設(shè)備 優(yōu)先級(jí)別 由于大多數(shù) I O 設(shè)備的讀寫信號(hào)具有實(shí)時(shí)性 不及時(shí)處理會(huì)丟失數(shù)據(jù) 所 以通道與 CPU 同時(shí)要求訪內(nèi)時(shí) 通道優(yōu)先權(quán)高于 CPU CPU 對(duì)通道的管理 對(duì)通道的管理 P262 CPU 是通過(guò)執(zhí)行 I O 指令以及處理來(lái)自通道的中斷 實(shí)現(xiàn)對(duì)通道的管理 來(lái)自通道的中斷有兩種 一種是數(shù)據(jù)傳送結(jié)束中斷 另一種是故障中斷 通道對(duì)通道對(duì) I O 模塊的管理 模塊的管理 P262 通道通過(guò)使用通道指令控制 I O 模塊進(jìn)行數(shù)據(jù)傳送操作 并以通道狀態(tài)字接收 I O 模 塊反映的外圍設(shè)備的狀態(tài) 通道的類型 通道的類型 P262 選擇通道 數(shù)組多路通道 字節(jié)多路通道 P263 第九章第九章 操作系統(tǒng)支持操作系統(tǒng)支持 虛擬存儲(chǔ)器的概念 虛擬存儲(chǔ)器的概念 P282 虛擬存儲(chǔ)器是借助于磁盤等輔助存儲(chǔ)器來(lái)擴(kuò)大主存容量 使之為更大或更多的程序所 使用 是一個(gè)容量非常大的存儲(chǔ)器的邏輯模型 不是任何實(shí)際的物理存儲(chǔ)器 它指的是主 存 外存層次 以透明的方式給用戶提供了一個(gè)比實(shí)際主存空間大得多的程序地址空間 實(shí)地址 或物理地址 計(jì)算機(jī)物理內(nèi)存的訪問(wèn)地址 由 CPU 引腳送出 是用于訪問(wèn)主 存的地址 對(duì)應(yīng)