計算機組成原理(第二版唐朔飛)ppt課件

.,計算機組成原理,唐朔飛,第版,高等教育出版社高等教育電子音像出版社,.,為配合由高等教育出版社出版的面向21世紀課程教材計算機組成原理教學和自學的需要，隨書出版了計算機組成原理配套課件。為了配合該教材的第版，本課件在保留原課件特色的基礎上，做了相應的補充和修改。該課件與計算機組成原理第版教材在體系上完全一致，它以課堂教學為依托，幫助讀者邊閱讀邊思考，通過點擊鼠標，逐行顯示精練的文字和簡明的圖表，既可從文稿中對教材的重點和難點加深理解，又可從視圖中看到動畫演示效果，形象地理解各種電路的工作原理和設計思路。新版課件提供了章目錄和節(jié)目錄。操作上除了順序播放外，還可任選一章、任選一節(jié)播放，并可從任意一頁幻燈片返回到上一級目錄。具體功能如下。,.,1.進入章目錄后，可點擊任一章播放。2.進入節(jié)目錄后，可點擊任一節(jié)播放。3.每一節(jié)播放結束時，可繼續(xù)播放，也可點擊本節(jié)最后一頁幻燈片右下角的按鈕，回到上一級目錄，再點擊節(jié)目錄幻燈片右下角的按鈕，即可回到章目錄。4.點擊任一頁幻燈片右下角的按鈕，均可回到上一級目錄。在修改課件過程中，哈爾濱工業(yè)大學計算機科學與技術學院張麗杰、羅丹彥為課件的錄入、排版、繪圖、動畫演示做了大量工作，在此表示衷心感謝。由于時間倉促，難免有不妥之處，敬請讀者和專家批評指正。唐朔飛2007年12月,.,第章計算機系統(tǒng)概論,第章系統(tǒng)總線,第章存儲器,第章輸入輸出系統(tǒng),第章計算機的運算方法,第章指令系統(tǒng),第章CPU的結構和功能,第章控制單元的功能,第10章控制單元的設計,第章計算機的發(fā)展及應用,.,第章計算機系統(tǒng)概論,1.1計算機系統(tǒng)簡介,1.4本書結構,1.3計算機硬件的主要技術指標,1.2計算機的基本組成,.,1.1計算機系統(tǒng)簡介,由具有各類特殊功能的信息（程序）組成,1.計算機系統(tǒng),計算機系統(tǒng),計算機的實體，如主機、外設等,一、計算機的軟硬件概念,.,按任務需要編制成的各種程序,用來管理整個計算機系統(tǒng),語言處理程序,操作系統(tǒng),服務性程序,數(shù)據(jù)庫管理系統(tǒng),網(wǎng)絡軟件,軟件,1.1,.,1.1,2.計算機的解題過程,.,二、計算機系統(tǒng)的層次結構,高級語言,虛擬機器M3,匯編語言,虛擬機器M2,機器語言,實際機器M1,微指令系統(tǒng),微程序機器M0,1.1,.,用編譯程序翻譯成匯編語言程序,用匯編程序翻譯成機器語言程序,用機器語言解釋操作系統(tǒng),用微指令解釋機器指令,由硬件直接執(zhí)行微指令,1.1,.,程序員所見到的計算機系統(tǒng)的屬性概念性的結構與功能特性,實現(xiàn)計算機體系結構所體現(xiàn)的屬性,有無乘法指令,如何實現(xiàn)乘法指令,（指令系統(tǒng)、數(shù)據(jù)類型、尋址技術、I/O機理）,（具體指令的實現(xiàn)）,1.1,三、計算機體系結構和計算機組成,.,1.2計算機的基本組成,1.計算機由五大部件組成,3.指令和數(shù)據(jù)用二進制表示,4.指令由操作碼和地址碼組成,6.以運算器為中心,5.存儲程序,一、馮諾依曼計算機的特點,5.存儲程序,.,算術運算邏輯運算,存放數(shù)據(jù)和程序,將信息轉換成機器能識別的形式,將結果轉換成人們熟悉的形式,指揮程序運行,1.2,馮諾依曼計算機硬件框圖,.,1.2,馮諾依曼計算機硬件框圖,.,二、計算機硬件框圖,1.2,1.以存儲器為中心的計算機硬件框圖,.,ALU,主存輔存,CPU,主機,I/O設備,硬件,CU,2.現(xiàn)代計算機硬件框圖,1.2,.,1.上機前的準備,建立數(shù)學模型,編制解題程序,確定計算方法,程序運算的全部步驟,指令每一個步驟,1.2,三、計算機的工作步驟,.,取x至運算器中,乘以x在運算器中,乘以a在運算器中,存ax2在存儲器中,取b至運算器中,乘以x在運算器中,加ax2在運算器中,加c在運算器中,=(ax+b)x+c,取x至運算器中,乘以a在運算器中,加b在運算器中,乘以x在運算器中,加c在運算器中,計算ax2+bx+c,1.2,編程舉例,.,0000010000001000,打印,停機,取數(shù),存數(shù),加,乘,指令格式舉例,1.2,.,1.2,計算ax2+bx+c程序清單,.,存儲體,大樓,存儲單元存放一串二進制代碼,存儲字存儲單元中二進制代碼的組合,存儲字長存儲單元中二進制代碼的位數(shù),每個存儲單元賦予一個地址號,按地址尋訪,存儲單元,存儲元件,（0/1）,房間,床位,（無人/有人）,(1)存儲器的基本組成,1.2,2.計算機的解題過程,.,MAR,MDR,1.2,存儲器地址寄存器反映存儲單元的個數(shù),存儲器數(shù)據(jù)寄存器反映存儲字長,(1)存儲器的基本組成,.,(2)運算器的基本組成及操作過程,1.2,被加數(shù),被減數(shù),被除數(shù),乘數(shù),商,加數(shù),減數(shù),被乘數(shù),除數(shù),加法,減法,乘法,除法,和,差,余數(shù),.,加法操作過程,1.2,.,1.2,減法操作過程,.,1.2,乘法操作過程,.,1.2,除法操作過程,.,取指令,分析指令,執(zhí)行指令,PC,IR,CU,取指,執(zhí)行,IR存放當前欲執(zhí)行的指令,訪存,訪存,完成一條指令,1.2,(3)控制器的基本組成,CU控制單元,.,以取數(shù)指令為例,(4)主機完成一條指令的過程,1.2,.,以存數(shù)指令為例,1.2,(4)主機完成一條指令的過程,.,(5)ax2+bx+c程序的運行過程,將程序通過輸入設備送至計算機,程序首地址,打印結果,分析指令,取指令,停機,啟動程序運行,執(zhí)行指令,1.2,MAR,M,MDR,IR,PC,CU,OP(IR),Ad(IR),MAR,M,MDR,ACC,PC,.,1.3計算機硬件的主要技術指標,1.機器字長,2.運算速度,CPU一次能處理數(shù)據(jù)的位數(shù)與CPU中的寄存器位數(shù)有關,主頻,.,221=256KB,3.存儲容量,主存容量,輔存容量,存儲單元個數(shù)存儲字長,字節(jié)數(shù),字節(jié)數(shù)80GB,如MARMDR容量,108,1632,存放二進制信息的總位數(shù),1.3,1K8位,64K32位,.,第篇概論,1.4本書結構,.,1.4本書結構,第篇計算機系統(tǒng)的硬件結構,.,1.4本書結構,第篇CPU,.,1.4本書結構,第篇CU,.,第章計算機的發(fā)展及應用,2.3計算機的展望,2.2計算機的應用,2.1計算機的發(fā)展史,.,2.1計算機的發(fā)展史,一、計算機的產(chǎn)生和發(fā)展,1946年美國ENIAC,1955年退役,用手工搬動開關和拔插電纜來編程,.,世界上第一臺電子計算機ENIAC(1946),2.1,.,硬件技術對計算機更新?lián)Q代的影響,2.1,.,第一臺vonNeumann系統(tǒng)結構的計算機,2.1,.,IBMSystem360,2.1,.,2.1,最快的五臺超級計算機（截止到2009.06）,1.IBMRoadrunner（走鵲）,129600個計算核心最大平均速度1105000GFLOPS,.,2.CrayXT5Jaguar（美洲虎）,150152個計算核心最大平均速度1059000GFLOPS,2.1,最快的五臺超級計算機（截止到2009.06）,.,2.1,3.IBMJUGENE-BlueGene/P,最快的五臺超級計算機（截止到2009.06）,294912個計算核心最大平均速度825500GFLOPS,.,2.1,最快的五臺超級計算機（截止到2009.06）,4.SGIPleiades系統(tǒng),51200個計算核心最大平均速度487005GFLOPS,.,2.1,最快的五臺超級計算機（截止到2009.06）,5.IBMBlueGene/L系統(tǒng),212992個計算核心最大平均速度478200GFLOPS,.,2.1,最權威的超級計算機排名的參考網(wǎng)址,.,二、微型計算機的出現(xiàn)和發(fā)展,微處理器芯片,存儲器芯片,1971年,1970年,2.1,.,Moore定律,Intel公司的締造者之一GordonMoore提出,2.1,.,Intel公司的典型微處理器產(chǎn)品,80808位1974年808616位1979年2.9萬個晶體管8028616位1982年13.4萬個晶體管8038632位1985年27.5萬個晶體管8048632位1989年120.0萬個晶體管Pentium64位（準）1993年310.0萬個晶體管PentiumPro64位（準）1995年550.0萬個晶體管Pentium64位（準）1997年750.0萬個晶體管Pentium64位（準）1999年950.0萬個晶體管Pentium64位2000年4200.0萬個晶體管,2.1,2007年芯片上可集成3億5千萬個晶體管,預計2010年芯片上可集成8億個晶體管,.,三、軟件技術的興起和發(fā)展,機器語言面向機器,匯編語言面向機器,高級語言面向問題,FORTRAN科學計算和工程計算,PASCAL結構化程序設計,C面向對象,Java適應網(wǎng)絡環(huán)境,1.各種語言,2.1,.,2.系統(tǒng)軟件,語言處理程序匯編程序編譯程序解釋程序,操作系統(tǒng)DOSUNIXWindows,服務性程序裝配調(diào)試診斷排錯,數(shù)據(jù)庫管理系統(tǒng)數(shù)據(jù)庫和數(shù)據(jù)庫管理軟件,網(wǎng)絡軟件,2.1,.,3.軟件發(fā)展的特點,開發(fā)周期長,制作成本昂貴,檢測軟件產(chǎn)品質量的特殊性,2.1,.,2.2計算機的應用,一、科學計算和數(shù)據(jù)處理,二、工業(yè)控制和實時控制,三、網(wǎng)絡技術,1.電子商務,2.網(wǎng)絡教育,3.敏捷制造,.,四、虛擬現(xiàn)實,五、辦公自動化和管理信息系統(tǒng),六、CAD/CAM/CIMS,七、多媒體技術,八、人工智能,2.2,.,2.3計算機的展望,一、計算機具有類似人腦的一些超級智能功能,要求計算機的速度達1015/秒,二、芯片集成度的提高受以下三方面的限制,芯片集成度受物理極限的制約,按幾何級數(shù)遞增的制作成本,芯片的功耗、散熱、線延遲,.,三、？替代傳統(tǒng)的硅芯片,1.光計算機,2.DNA生物計算機,3.量子計算機,利用光子取代電子進行運算和存儲,通過控制DNA分子間的生化反應,利用原子所具有的量子特性,2.3,.,第章系統(tǒng)總線,3.1總線的基本概念,3.2總線的分類,3.3總線特性及性能指標,3.4總線結構,3.5總線控制,.,3.1總線的基本概念,一、為什么要用總線,二、什么是總線,三、總線上信息的傳送,串行,并行,.,四、總線結構的計算機舉例,1.面向CPU的雙總線結構框圖,中央處理器CPU,3.1,.,2.單總線結構框圖,3.1,.,3.以存儲器為中心的雙總線結構框圖,主存,3.1,.,3.2總線的分類,1.片內(nèi)總線,2.系統(tǒng)總線,芯片內(nèi)部的總線,雙向與機器字長、存儲字長有關,單向與存儲地址、I/O地址有關,有出有入,計算機各部件之間的信息傳輸線,存儲器讀、存儲器寫總線允許、中斷確認,中斷請求、總線請求,.,3.通信總線,串行通信總線,并行通信總線,傳輸方式,3.2,.,3.3總線特性及性能指標,一、總線物理實現(xiàn),.,二、總線特性,尺寸、形狀、管腳數(shù)及排列順序,傳輸方向和有效的電平范圍,每根傳輸線的功能,信號的時序關系,3.3,地址數(shù)據(jù)控制,.,三、總線的性能指標,數(shù)據(jù)線的根數(shù),每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBps）,同步、不同步,地址線與數(shù)據(jù)線復用,地址線、數(shù)據(jù)線和控制線的總和,負載能力,并發(fā)、自動、仲裁、邏輯、計數(shù),3.3,.,ISAEISAVESA(LV-BUS)PCIAGPRS-232USB,總線標準,四、總線標準,3.3,.,3.3,四、總線標準,.,3.4總線結構,一、單總線結構,.,1.雙總線結構,具有特殊功能的處理器，由通道對I/O統(tǒng)一管理,二、多總線結構,3.4,.,2.三總線結構,3.4,.,3.三總線結構的又一形式,3.4,.,4.四總線結構,3.4,.,1.傳統(tǒng)微型機總線結構,三、總線結構舉例,3.4,.,2.VL-BUS局部總線結構,3.4,.,3.PCI總線結構,3.4,.,4.多層PCI總線結構,3.4,.,3.5總線控制,一、總線判優(yōu)控制,總線判優(yōu)控制,分布式,集中式,1.基本概念,鏈式查詢,計數(shù)器定時查詢,獨立請求方式,.,2.鏈式查詢方式,3.5,I/O接口1,.,3.計數(shù)器定時查詢方式,I/O接口1,3.5,設備地址,.,4.獨立請求方式,3.5,.,二、總線通信控制,1.目的,2.總線傳輸周期,主模塊申請，總線仲裁決定,主模塊向從模塊給出地址和命令,主模塊和從模塊交換數(shù)據(jù),主模塊撤消有關信息,解決通信雙方協(xié)調(diào)配合問題,3.5,.,由統(tǒng)一時標控制數(shù)據(jù)傳送,充分挖掘系統(tǒng)總線每個瞬間的潛力,3.總線通信的四種方式,采用應答方式，沒有公共時鐘標準,同步、異步結合,3.5,.,(1)同步式數(shù)據(jù)輸入,3.5,.,(2)同步式數(shù)據(jù)輸出,3.5,.,不互鎖,半互鎖,全互鎖,異步通信,單機,多機,網(wǎng)絡通信,.,(4)半同步通信,3.5,（同步、異步結合）,.,以輸入數(shù)據(jù)為例的半同步通信時序,T1主模塊發(fā)地址,T2主模塊發(fā)命令,T3從模塊提供數(shù)據(jù),T4從模塊撤銷數(shù)據(jù)，主模塊撤銷命令,3.5,.,3.5,.,上述三種通信的共同點,一個總線傳輸周期（以輸入數(shù)據(jù)為例）,主模塊發(fā)地址、命令,從模塊準備數(shù)據(jù),從模塊向主模塊發(fā)數(shù)據(jù),總線空閑,3.5,占用總線,不占用總線,占用總線,.,(5)分離式通信,充分挖掘系統(tǒng)總線每個瞬間的潛力,一個總線傳輸周期,子周期1,子周期2,3.5,.,1.各模塊有權申請占用總線,分離式通信特點,充分提高了總線的有效占用,2.采用同步方式通信，不等對方回答,3.各模塊準備數(shù)據(jù)時，不占用總線,4.總線被占用時，無空閑,3.5,.,第章存儲器,4.1概述,4.2主存儲器,4.3高速緩沖存儲器,4.4輔助存儲器,.,4.1概述,一、存儲器分類,1.按存儲介質分類,(1)半導體存儲器,(2)磁表面存儲器,(3)磁芯存儲器,(4)光盤存儲器,易失,TTL、MOS,磁頭、載磁體,硬磁材料、環(huán)狀元件,激光、磁光材料,.,(1)存取時間與物理地址無關（隨機訪問）,順序存取存儲器磁帶,4.1,2.按存取方式分類,(2)存取時間與物理地址有關（串行訪問）,隨機存儲器,只讀存儲器,直接存取存儲器磁盤,在程序的執(zhí)行過程中可讀可寫,在程序的執(zhí)行過程中只讀,.,磁盤、磁帶、光盤,高速緩沖存儲器（Cache）,FlashMemory,存儲器,3.按在計算機中的作用分類,4.1,.,高,小,快,1.存儲器三個主要特性的關系,二、存儲器的層次結構,4.1,.,虛擬存儲器,虛地址,邏輯地址,實地址,物理地址,主存儲器,4.1,（速度）,（容量）,.,4.2主存儲器,一、概述,1.主存的基本組成,.,2.主存和CPU的聯(lián)系,4.2,.,高位字節(jié)地址為字地址,低位字節(jié)地址為字地址,設地址線24根,按字節(jié)尋址,按字尋址,若字長為16位,按字尋址,若字長為32位,3.主存中存儲單元地址的分配,4.2,224=16M,8M,4M,.,(2)存儲速度,4.主存的技術指標,(1)存儲容量,(3)存儲器的帶寬,主存存放二進制代碼的總位數(shù),讀出時間寫入時間,存儲器的訪問時間,讀周期寫周期,位/秒,4.2,.,芯片容量,二、半導體存儲芯片簡介,1.半導體存儲芯片的基本結構,1K4位,16K1位,8K8位,10,4,14,1,13,8,4.2,.,片選線,讀/寫控制線,（低電平寫高電平讀）,（允許讀）,4.2,（允許寫）,.,存儲芯片片選線的作用,用16K1位的存儲芯片組成64K8位的存儲器,32片,4.2,.,2.半導體存儲芯片的譯碼驅動方式,(1)線選法,4.2,.,(2)重合法,4.2,0,0,.,三、隨機存取存儲器(RAM),1.靜態(tài)RAM(SRAM),(1)靜態(tài)RAM基本電路,A觸發(fā)器非端,A觸發(fā)器原端,4.2,T1T4,.,靜態(tài)RAM基本電路的讀操作,4.2,讀選擇有效,.,靜態(tài)RAM基本電路的寫操作,4.2,寫選擇有效,.,(2)靜態(tài)RAM芯片舉例,Intel2114外特性,存儲容量1K4位,4.2,.,Intel2114RAM矩陣(6464)讀,4.2,.,4.2,Intel2114RAM矩陣(6464)讀,.,4.2,Intel2114RAM矩陣(6464)讀,.,4.2,Intel2114RAM矩陣(6464)讀,.,4.2,Intel2114RAM矩陣(6464)讀,.,4.2,Intel2114RAM矩陣(6464)讀,.,15,0,31,16,47,32,63,48,15,0,31,16,47,32,63,48,讀寫電路,讀寫電路,讀寫電路,讀寫電路,0,1,63,0,15,行,地,址,譯,碼,列,地,址,譯,碼,I/O1,I/O2,I/O3,I/O4,WE,CS,0,0,0,0,0,0,0,0,0,0,4.2,Intel2114RAM矩陣(6464)讀,0,16,32,48,.,4.2,Intel2114RAM矩陣(6464)讀,0,16,32,48,.,4.2,Intel2114RAM矩陣(6464)讀,0,16,32,48,.,4.2,Intel2114RAM矩陣(6464)寫,.,4.2,Intel2114RAM矩陣(6464)寫,.,4.2,Intel2114RAM矩陣(6464)寫,.,4.2,Intel2114RAM矩陣(6464)寫,.,4.2,Intel2114RAM矩陣(6464)寫,.,4.2,Intel2114RAM矩陣(6464)寫,.,4.2,Intel2114RAM矩陣(6464)寫,.,4.2,Intel2114RAM矩陣(6464)寫,.,4.2,Intel2114RAM矩陣(6464)寫,.,(3)靜態(tài)RAM讀時序,4.2,.,(4)靜態(tài)RAM(2114)寫時序,4.2,.,(1)動態(tài)RAM基本單元電路,2.動態(tài)RAM(DRAM),讀出與原存信息相反,讀出時數(shù)據(jù)線有電流為“1”,寫入與輸入信息相同,寫入時CS充電為“1”放電為“0”,4.2,T,無電流,有電流,.,(2)動態(tài)RAM芯片舉例,三管動態(tài)RAM芯片(Intel1103)讀,4.2,讀寫控制電路,.,三管動態(tài)RAM芯片(Intel1103)寫,4.2,.,4.2,三管動態(tài)RAM芯片(Intel1103)寫,.,4.2,三管動態(tài)RAM芯片(Intel1103)寫,.,4.2,三管動態(tài)RAM芯片(Intel1103)寫,.,4.2,三管動態(tài)RAM芯片(Intel1103)寫,.,4.2,三管動態(tài)RAM芯片(Intel1103)寫,.,4.2,三管動態(tài)RAM芯片(Intel1103)寫,讀寫控制電路,.,4.2,三管動態(tài)RAM芯片(Intel1103)寫,讀寫控制電路,.,4.2,三管動態(tài)RAM芯片(Intel1103)寫,讀寫控制電路,.,單管動態(tài)RAM4116(16K1位)外特性,4.2,.,4116(16K1位)芯片讀原理,4.2,63,0,0,0,.,4116(16K1位)芯片寫原理,4.2,63,0,.,(3)動態(tài)RAM時序,行、列地址分開傳送,寫時序,數(shù)據(jù)DOUT有效,數(shù)據(jù)DIN有效,讀時序,4.2,.,(4)動態(tài)RAM刷新,刷新與行地址有關,“死時間率”為128/4000100%=3.2%,“死區(qū)”為0.5s128=64s,4.2,以128128矩陣為例,.,tC=tM+tR,無“死區(qū)”,分散刷新（存取周期為1s）,(存取周期為0.5s+0.5s),4.2,以128128矩陣為例,.,分散刷新與集中刷新相結合（異步刷新）,對于128128的存儲芯片（存取周期為0.5s）,將刷新安排在指令譯碼階段，不會出現(xiàn)“死區(qū)”,“死區(qū)”為0.5s,若每隔15.6s刷新一行,每行每隔2ms刷新一次,4.2,.,3.動態(tài)RAM和靜態(tài)RAM的比較,存儲原理,集成度,芯片引腳,功耗,價格,速度,刷新,4.2,.,四、只讀存儲器（ROM）,1.掩模ROM(MROM),行列選擇線交叉處有MOS管為“1”,行列選擇線交叉處無MOS管為“0”,2.PROM(一次性編程),4.2,.,3.EPROM(多次性編程),(1)N型溝道浮動柵MOS電路,紫外線全部擦洗,4.2,.,(2)2716EPROM的邏輯圖和引腳,4.2,.,4.EEPROM(多次性編程),電可擦寫,局部擦寫,全部擦寫,5.FlashMemory(閃速型存儲器),比EEPROM快,4.2,EPROM,價格便宜集成度高,EEPROM,電可擦洗重寫,具備RAM功能,.,用1K4位存儲芯片組成1K8位的存儲器,？片,五、存儲器與CPU的連接,1.存儲器容量的擴展,4.2,2片,.,(2)字擴展（增加存儲字的數(shù)量）,用1K8位存儲芯片組成2K8位的存儲器,4.2,？片,2片,.,(3)字、位擴展,用1K4位存儲芯片組成4K8位的存儲器,4.2,？片,8片,.,2.存儲器與CPU的連接,(1)地址線的連接,(2)數(shù)據(jù)線的連接,(3)讀/寫命令線的連接,(4)片選線的連接,(5)合理選擇存儲芯片,(6)其他時序、負載,4.2,.,例4.1解:,(1)寫出對應的二進制地址碼,(2)確定芯片的數(shù)量及類型,A15A14A13A11A10A7A4A3A0,4.2,.,(3)分配地址線,A10A0接2K8位ROM的地址線,A9A0接1K4位RAM的地址線,(4)確定片選信號,4.2,.,例4.1CPU與存儲器的連接圖,4.2,.,(1)寫出對應的二進制地址碼,(2)確定芯片的數(shù)量及類型,(3)分配地址線,(4)確定片選信號,1片4K8位ROM2片4K8位RAM,A11A0接ROM和RAM的地址線,4.2,.,用138譯碼器及其他門電路（門電路自定）畫出CPU和2764的連接圖。要求地址為F0000HFFFFFH,并寫出每片2764的地址范圍。,4.2,.,六、存儲器的校驗,編碼的糾錯、檢錯能力與編碼的最小距離有關,L編碼的最小距離,D檢測錯誤的位數(shù),C糾正錯誤的位數(shù),漢明碼是具有一位糾錯能力的編碼,4.2,1.編碼的最小距離,任意兩組合法代碼之間二進制位數(shù)的最少差異,.,漢明碼的組成需增添？位檢測位,檢測位的位置？,檢測位的取值？,2kn+k+1,檢測位的取值與該位所在的檢測“小組”中承擔的奇偶校驗任務有關,組成漢明碼的三要素,4.2,2.漢明碼的組成,.,各檢測位Ci所承擔的檢測小組為,gi小組獨占第2i1位,gi和gj小組共同占第2i1+2j1位,gi、gj和gl小組共同占第2i1+2j1+2l1位,4.2,.,例4.4,求0101按“偶校驗”配置的漢明碼,解：,n=4,根據(jù)2kn+k+1,得k=3,漢明碼排序如下:,C1C2C4,0,0101的漢明碼為0100101,4.2,1,0,.,按配偶原則配置0011的漢明碼,C1C2C4,100,解：,n=4根據(jù)2kn+k+1,取k=3,0011的漢明碼為1000011,練習1,4.2,.,3.漢明碼的糾錯過程,形成新的檢測位Pi，,如增添3位（k=3），,新的檢測位為P4P2P1。,以k=3為例，Pi的取值為,對于按“偶校驗”配置的漢明碼,不出錯時P1=0，P2=0，P4=0,C1,C2,C4,其位數(shù)與增添的檢測位有關，,4.2,.,無錯,有錯,有錯,P4P2P1=110,第6位出錯，可糾正為0100101，故要求傳送的信息為0101。,糾錯過程如下,例4.5,解：,4.2,.,練習2,P4P2P1=100,第4位錯，可不糾,配奇的漢明碼為0101011,4.2,.,七、提高訪存速度的措施,采用高速器件,調(diào)整主存結構,1.單體多字系統(tǒng),采用層次結構Cache主存,增加存儲器的帶寬,4.2,.,2.多體并行系統(tǒng),(1)高位交叉,4.2,順序編址,.,各個體并行工作,4.2,體號,(1)高位交叉,.,4.2,(2)低位交叉,各個體輪流編址,.,4.2,體號,(2)低位交叉各個體輪流編址,.,低位交叉的特點,在不改變存取周期的前提下，增加存儲器的帶寬,4.2,啟動存儲體0,啟動存儲體1,啟動存儲體2,啟動存儲體3,.,4.2,設四體低位交叉存儲器，存取周期為T，總線傳輸周期為，為實現(xiàn)流水線方式存取，應滿足T4。,連續(xù)讀取4個字所需的時間為T(41),.,(3)存儲器控制部件（簡稱存控）,易發(fā)生代碼丟失的請求源，優(yōu)先級最高,嚴重影響CPU工作的請求源，給予次高優(yōu)先級,4.2,.,4.2,3.高性能存儲芯片,(1)SDRAM(同步DRAM),在系統(tǒng)時鐘的控制下進行讀出和寫入CPU無須等待,(2)RDRAM,由Rambus開發(fā)，主要解決存儲器帶寬問題,(3)帶Cache的DRAM,在DRAM的芯片內(nèi)集成了一個由SRAM組成的Cache，有利于猝發(fā)式讀取,.,4.3高速緩沖存儲器,一、概述,1.問題的提出,避免CPU“空等”現(xiàn)象,CPU和主存（DRAM）的速度差異,容量小速度高,容量大速度低,程序訪問的局部性原理,.,2.Cache的工作原理,(1)主存和緩存的編址,主存和緩存按塊存儲塊的大小相同,B為塊長,4.3,.,(2)命中與未命中,MC,主存塊調(diào)入緩存,主存塊與緩存塊建立了對應關系,用標記記錄與某緩存塊建立了對應關系的主存塊號,主存塊與緩存塊未建立對應關系,主存塊未調(diào)入緩存,4.3,.,(3)Cache的命中率,CPU欲訪問的信息在Cache中的比率,命中率與Cache的容量與塊長有關,一般每塊可取48個字,塊長取一個存取周期內(nèi)從主存調(diào)出的信息長度,CRAY_116體交叉塊長取16個存儲字,IBM370/1684體交叉塊長取4個存儲字,（64位4=256位）,4.3,.,(4)Cache主存系統(tǒng)的效率,效率e與命中率有關,設Cache命中率為h，訪問Cache的時間為tc，訪問主存的時間為tm,4.3,.,3.Cache的基本結構,4.3,Cache替換機構,Cache存儲體,主存Cache地址映射變換機構,由CPU完成,.,4.Cache的讀寫操作,讀,4.3,.,Cache和主存的一致性,4.3,寫直達法（Writethrough）,寫回法（Writeback）,寫操作時數(shù)據(jù)既寫入Cache又寫入主存,寫操作時只把數(shù)據(jù)寫入Cache而不寫入主存當Cache數(shù)據(jù)被替換出去時才寫回主存,寫操作時間就是訪問主存的時間，讀操作時不涉及對主存的寫操作，更新策略比較容易實現(xiàn),寫操作時間就是訪問Cache的時間，讀操作Cache失效發(fā)生數(shù)據(jù)替換時，被替換的塊需寫回主存，增加了Cache的復雜性,.,5.Cache的改進,(1)增加Cache的級數(shù),片載（片內(nèi)）Cache,片外Cache,(2)統(tǒng)一緩存和分立緩存,指令Cache,數(shù)據(jù)Cache,與主存結構有關,與指令執(zhí)行的控制方式有關,是否流水,Pentium8K指令Cache8K數(shù)據(jù)Cache,PowerPC62032K指令Cache32K數(shù)據(jù)Cache,4.3,.,二、Cache主存的地址映射,1.直接映射,每個緩存塊i可以和若干個主存塊對應,每個主存塊j只能和一個緩存塊對應,i=jmodC,4.3,.,2.全相聯(lián)映射,主存中的任一塊可以映射到緩存中的任一塊,4.3,.,某一主存塊j按模Q映射到緩存的第i組中的任一塊,i=jmodQ,3.組相聯(lián)映射,4.3,.,三、替換算法,1.先進先出（FIFO）算法,2.近期最少使用（LRU）算法,小結,某一主存塊只能固定映射到某一緩存塊,某一主存塊能映射到任一緩存塊,某一主存塊只能映射到某一緩存組中的任一塊,不靈活,成本高,4.3,.,4.4輔助存儲器,一、概述,1.特點,不直接與CPU交換信息,2.磁表面存儲器的技術指標,C=nks,尋道時間+等待時間,輔存的速度,Dr=DbV,出錯信息位數(shù)與讀出信息的總位數(shù)之比,.,二、磁記錄原理和記錄方式,1.磁記錄原理,寫,4.4,.,4.4,讀,1.磁記錄原理,.,2.磁表面存儲器的記錄方式,4.4,.,例NRZ1的讀出代碼波形,4.4,.,三、硬磁盤存儲器,1.硬磁盤存儲器的類型,(1)固定磁頭和移動磁頭,(2)可換盤和固定盤,2.硬磁盤存儲器結構,4.4,.,(1)磁盤驅動器,4.4,.,(2)磁盤控制器,接收主機發(fā)來的命令，轉換成磁盤驅動器的控制命令,實現(xiàn)主機和驅動器之間的數(shù)據(jù)格式轉換,控制磁盤驅動器讀寫,通過總線,(3)盤片,由硬質鋁合金材料制成,4.4,.,四、軟磁盤存儲器,1.概述,速度,磁頭,盤片,價格,環(huán)境,苛刻,4.4,.,2.軟盤片,由聚酯薄膜制成,4.4,.,五、光盤存儲器,1.概述,采用光存儲技術,采用非磁性介質,采用磁性介質,不可擦寫,可擦寫,2.光盤的存儲原理,只讀型和只寫一次型,可擦寫光盤,熱作用（物理或化學變化）,熱磁效應,4.4,利用激光寫入和讀出,.,第章輸入輸出系統(tǒng),5.6DMA方式,5.5程序中斷方式,5.4程序查詢方式,5.3I/O接口,5.2外部設備,5.1概述,.,5.1概述,一、輸入輸出系統(tǒng)的發(fā)展概況,1.早期,分散連接,CPU和I/O設備串行工作,程序查詢方式,2.接口模塊和DMA階段,總線連接,CPU和I/O設備并行工作,3.具有通道結構的階段,4.具有I/O處理機的階段,中斷方式,DMA方式,.,二、輸入輸出系統(tǒng)的組成,1.I/O軟件,CPU指令的一部分,通道自身的指令,指出數(shù)組的首地址、傳送字數(shù)、操作命令,如IBM/370通道指令為64位,2.I/O硬件,設備,I/O接口,設備,設備控制器,通道,5.1,.,三、I/O設備與主機的聯(lián)系方式,1.I/O設備編址方式,(1)統(tǒng)一編址,(2)不統(tǒng)一編址,用取數(shù)、存數(shù)指令,有專門的I/O指令,2.設備選址,用設備選擇電路識別是否被選中,3.傳送方式,(1)串行,(2)并行,5.1,.,4.聯(lián)絡方式,(1)立即響應,(2)異步工作采用應答信號,(3)同步工作采用同步時標,5.1,并行,串行,.,5.I/O設備與主機的連接方式,(1)輻射式連接,(2)總線連接,不便于增刪設備,5.1,便于增刪設備,.,四、I/O設備與主機信息傳送的控制方式,1.程序查詢方式,CPU和I/O串行工作,踏步等待,5.1,.,2.程序中斷方式,I/O工作,CPU不查詢,CPU暫停現(xiàn)行程序,CPU和I/O并行工作,5.1,.,程序中斷方式流程,CPU向I/O發(fā)讀指令,CPU讀I/O狀態(tài),檢查狀態(tài),完成否？,準備就緒,5.1,.,3.DMA方式,主存和I/O之間有一條直接數(shù)據(jù)通道,不中斷現(xiàn)行程序,周期挪用（周期竊?。?CPU和I/O并行工作,5.1,.,三種方式的CPU工作效率比較,程序查詢方式,程序中斷方式,DMA方式,5.1,.,5.2I/O設備,一、概述,外部設備大致分三類,鍵盤、鼠標、打印機、顯示器,磁盤、光盤、磁帶,1.人機交互設備,2.計算機信息存儲設備,調(diào)制解調(diào)器等,.,二、輸入設備,1.鍵盤,2.鼠標,3.觸摸屏,按鍵,判斷哪個鍵按下,將此鍵翻譯成ASCII碼（編碼鍵盤法）,機械式金屬球電位器,5.2,光電式光電轉換器,.,三、輸出設備,1.顯示器,字符發(fā)生器,主觀圖像,客觀圖像,2.打印機,點陣式（逐字、逐行）,噴墨（逐字）,激光（逐頁）,5.2,.,四、其他,1.A/D、D/A,2.終端,3.漢字處理,五、多媒體技術,完成顯示控制與存儲、鍵盤管理及通信控制,模擬/數(shù)字（數(shù)字/模擬）轉換器,漢字輸入、漢字存儲、漢字輸出,1.什么是多媒體,2.多媒體計算機的關鍵技術,5.2,由鍵盤和顯示器組成,.,5.3I/O接口,一、概述,為什么要設置接口？,1.實現(xiàn)設備的選擇,2.實現(xiàn)數(shù)據(jù)緩沖達到速度匹配,4.實現(xiàn)電平轉換,5.傳送控制命令,6.反映設備的狀態(tài)（“忙”、“就緒”、“中斷請求”）,.,二、接口的功能和組成,總線連接方式的I/O接口電路,5.3,.,2.接口的功能和組成,功能,組成,選址功能,傳送命令的功能,傳送數(shù)據(jù)的功能,反映設備狀態(tài)的功能,設備選擇電路,命令寄存器、命令譯碼器,數(shù)據(jù)緩沖寄存器,設備狀態(tài)標記,完成觸發(fā)器D,工作觸發(fā)器B,中斷請求觸發(fā)器INTR,屏蔽觸發(fā)器MASK,5.3,.,3.I/O接口的基本組成,5.3,.,三、接口類型,1.按數(shù)據(jù)傳送方式分類,2.按功能選擇的靈活性分類,3.按通用性分類,4.按數(shù)據(jù)傳送的控制方式分類,5.3,.,5.4程序查詢方式,一、程序查詢流程,1.查詢流程,單個設備,多個設備,測試指令,轉移指令,傳送指令,.,2.程序流程,設置主存緩沖區(qū)首址,設置計數(shù)值,啟動外設,傳送一個數(shù)據(jù),修改主存地址,修改計數(shù)值,結束I/O傳送,5.4,保存寄存器內(nèi)容,.,二、程序查詢方式的接口電路,5.4,以輸入為例,.,5.5程序中斷方式,一、中斷的概念,K,K+1,Q,Q+1,.,二、I/O中斷的產(chǎn)生,以打印機為例,CPU與打印機并行工作,5.5,.,三、程序中斷方式的接口電路,1.配置中斷請求觸發(fā)器和中斷屏蔽觸發(fā)器,INTR中斷請求觸發(fā)器,INTR=1有請求,MASK中斷屏蔽觸發(fā)器,MASK=1被屏蔽,來自CPU的中斷查詢信號,受設備本身控制,D完成觸發(fā)器,5.5,.,2.排隊器,排隊,在CPU內(nèi)或在接口電路中（鏈式排隊器）,硬件,軟件,5.5,詳見第八章,設備1#、2#、3#、4#優(yōu)先級按降序排列,.,5.5,.,3.中斷向量地址形成部件,入口地址,設備編碼器,詳見第八章,5.5,.,4.程序中斷方式接口電路的基本組成,5.5,.,四、I/O中斷處理過程,1.CPU響應中斷的條件和時間,(1)條件,(2)時間,允許中斷觸發(fā)器EINT=1,用開中斷指令將EINT置“1”,用關中斷指令將EINT置“0”或硬件自動復位,當D=1（隨機）且MASK=0時,在每條指令執(zhí)行階段的結束前,CPU發(fā)中斷查詢信號（將INTR置“1”）,5.5,.,2.I/O中斷處理過程,DBR,設備選擇電路,以輸入為例,5.5,.,五、中斷服務程序流程,1.中斷服務程序的流程,(1)保護現(xiàn)場,(2)中斷服務,(3)恢復現(xiàn)場,(4)中斷返回,對不同的I/O設備具有不同內(nèi)容的設備服務,中斷返回指令,2.單重中斷和多重中斷,不允許中斷現(xiàn)行的中斷服務程序,中斷隱指令完成,進棧指令,出棧指令,5.5,.,3.單重中斷和多重中斷的服務程序流程,中斷隱指令,中斷隱指令,單重,多重,5.5,.,程序中斷接口芯片8259A的內(nèi)部結構,5.5,.,主程序和服務程序搶占CPU示意圖,宏觀上CPU和I/O并行工作微觀上CPU中斷現(xiàn)行程序為I/O服務,5.5,.,5.6DMA方式,一、DMA方式的特點,1.DMA和程序中斷兩種方式的數(shù)據(jù)通路,.,2.DMA與主存交換數(shù)據(jù)的三種方式,(1)停止CPU訪問主存,控制簡單,CPU處于不工作狀態(tài)或保持狀態(tài),未充分發(fā)揮CPU對主存的利用率,5.6,.,(2)周期挪用（或周期竊取）,DMA訪問主存有三種可能,CPU此時不訪存,CPU正在訪存,CPU與DMA同時請求訪存,此時CPU將總線控制權讓給DMA,5.6,.,(3)DMA與CPU交替訪問,CPU工作周期,所有指令執(zhí)行過程中的一個基準時間,5.6,不需要申請建立和歸還總線的使用權,.,二、DMA接口的功能和組成,1.DMA接口功能,(1)向CPU申請DMA傳送,(2)處理總線控制權的轉交,(3)管理系統(tǒng)總線、控制數(shù)據(jù)傳送,(4)確定數(shù)據(jù)傳送的首地址和長度,(5)DMA傳送結束時，給出操作完成信號,修正傳送過程中的數(shù)據(jù)地址和長度,5.6,.,2.DMA接口組成,+1,+1,5.6,.,三、DMA的工作過程,1.DMA傳送過程,預處理、數(shù)據(jù)傳送、后處理,(1)預處理,通過幾條輸入輸出指令預置如下信息,通知DMA控制邏輯傳送方向（入/出）,5.6,.,CPU,(2)DMA傳送過程示意,5.6,.,(3)數(shù)據(jù)傳送過程（輸入）,5.6,.,(4)數(shù)據(jù)傳送過程（輸出）,5.6,.,(5)后處理,校驗送入主存的數(shù)是否正確,是否繼續(xù)用DMA,測試傳送過程是否正確，錯則轉診斷程序,由中斷服務程序完成,5.6,.,2.DMA接口與系統(tǒng)的連接方式,(1)具有公共請求線的DMA請求,5.6,.,(2)獨立的DMA請求,5.6,.,3.DMA方式與程序中斷方式的比較,(1)數(shù)據(jù)傳送,(2)響應時間,(3)處理異常情況,(4)中斷請求,(5)優(yōu)先級,程序硬件,指令執(zhí)行結束存取周期結束,能不能,低高,傳送數(shù)據(jù)后處理,5.6,.,四、DMA接口的類型,1.選擇型,在物理上連接多個設備在邏輯上只允許連接一個設備,5.6,.,2.多路型,在物理上連接多個設備在邏輯上允許連接多個設備同時工作,5.6,.,3.多路型DMA接口的工作原理,5.6,.,第章計算機的運算方法,6.1無符號數(shù)和有符號數(shù),6.3定點運算,6.2數(shù)的定點表示和浮點表示,6.4浮點四則運算,6.5算術邏輯單元,.,6.1無符號數(shù)和有符號數(shù),一、無符號數(shù),8位0255,16位065535,.,帶符號的數(shù)符號數(shù)字化的數(shù),+0.1011,+1100,1100,0.1011,真值機器數(shù),1.機器數(shù)與真值,二、有符號數(shù),6.1,.,2.原碼表示法,帶符號的絕對值表示,(1)定義,整數(shù),x為真值,n為整數(shù)的位數(shù),如,x=+1110,x原=0,1110,x原=24+1110=1,1110,用逗號將符號位和數(shù)值部分隔開,6.1,.,小數(shù),x為真值,如,x=+0.1101,x原=0.1101,x=+0.1000000,x原=0.1000000,用小數(shù)點將符號位和數(shù)值部分隔開,用小數(shù)點將符號位和數(shù)值部分隔開,6.1,.,(2)舉例,例6.1已知x原=1.0011求x,解:,例6.2已知x原=1,1100求x,解:,0.0011,1100,由定義得,由定義得,6.1,.,例6.4求x=0的原碼,解:,設x=+0.0000,例6.3已知x原=0.1101求x,解：,x=+0.1101,同理，對于整數(shù),+0原=0,0000,+0.0000原=0.0000,根據(jù)定義x原=0.1101,6.1,.,原碼的特點：,簡單、直觀,但是用原碼作加法時，會出現(xiàn)如下問題：,能否只作加法?,加法正正,加,加法正負,加法負正,加法負負,減,減,加,正,可正可負,可正可負,負,6.1,.,(1)補的概念,時鐘,逆時針,順時針,3.補碼表示法,時鐘以12為模,6.1,.,結論,一個負數(shù)加上“?！奔吹迷撠摂?shù)的補數(shù),一個正數(shù)和一個負數(shù)互為補數(shù)時它們絕對值之和即為模數(shù),計數(shù)器（模16）,1011,0000,1011,10000,6.1,（mod23）,+101,（mod2）,+1.0111,.,（mod24）,(2)正數(shù)的補數(shù)即為其本身,兩個互為補數(shù)的數(shù),分別加上模,結果仍互為補數(shù),+0101+0101,+0101,24+11011,1,0101,用逗號將符號位和數(shù)值部分隔開,（mod24）,可見,?,+0101,0101,0101,1011,0101,+,（mod24+1）,6.1,100000,=,.,(3)補碼定義,整數(shù),x為真值,n為整數(shù)的位數(shù),如,x=+1010,=,x補=0,1010,1,0101000,用逗號將符號位和數(shù)值部分隔開,6.1,1011000,100000000,.,小數(shù),x為真值,x=+0.1110,如,x補=0.1110,1.0100000,=,6.1,.,(4)求補碼的快捷方式,=100000,=1,0110,10101+1,=1,0110,又x原=1,1010,6.1,+1,.,(5)舉例,解：,x=+0.0001,解：由定義得,x=x補2,=1.000110.0000,x原=1.1111,由定義得,6.1,.,例6.7,解：,x=x補24+1,=1,1110100000,x原=1,0010,由定義得,6.1,.,真值,0,1000110,1,0111010,0.1110,1.0010,0.0000,0.0000,1.0000,0,1000110,1,1000110,0.1110,1.1110,0.0000,1.0000,不能表示,練習,求下列真值的補碼,由小數(shù)補碼定義,=1000110,x補x原,6.1,.,4.反碼表示法,(1)定義,整數(shù),如,x=+1101,x反=0,1101,=1,0010,x為真值,n為整數(shù)的位數(shù),6.1,.,小數(shù),x=+0.1101,x反=0.1101,=1.0101,如,x為真值,6.1,n為小數(shù)的位數(shù),.,(2)舉例,例6.10求0的反碼,設x=+0.0000,+0.0000反=0.0000,解：,同理，對于整數(shù),+0反=0,0000,例6.9已知x反=1,1110求x,例6.8已知x反=0,1110求x,解：,由定義得x=+1110,解：,6.1,.,三種機器數(shù)的小結,對于正數(shù)，原碼=補碼=反碼,6.1,.,例6.11,-0,-1,-128,-127,-127,-126,-3,-2,-1,6.1,設機器數(shù)字長為8位（其中位為符號位）對于整數(shù)，當其分別代表無符號數(shù)、原碼、補碼和反碼時，對應的真值范圍各為多少？,.,例6.12,解：,6.1,.,5.移碼表示法,補碼表示很難直接判斷其真值大小,如,十進