計(jì)算機(jī)組成原理 第五章PPT課件

.,第5章存儲系統(tǒng)和結(jié)構(gòu),.,存儲系統(tǒng)是由幾個(gè)容量、速度和價(jià)格各不相同的存儲器構(gòu)成的系統(tǒng)，設(shè)計(jì)一個(gè)容量大、速度快、成本低的存儲系統(tǒng)是計(jì)算機(jī)發(fā)展的一個(gè)重要課題。本章重點(diǎn)討論主存儲器的工作原理、組成方式以及運(yùn)用半導(dǎo)體存儲芯片組成主存儲器的一般原則和方法，此外還介紹了高速緩沖存儲器和虛擬存儲器的基本原理。,.,本章學(xué)習(xí)內(nèi)容,5.1存儲系統(tǒng)的組成5.2主存儲器的組織5.3半導(dǎo)體隨機(jī)存儲器和只讀存儲器5.4主存儲器的連接與控制5.5提高主存讀寫速度的技術(shù)5.6多體交叉存儲技術(shù)5.7高速緩沖存儲器5.8虛擬存儲器,.,本章學(xué)習(xí)要求,了解：存儲器的分類方法和存儲系統(tǒng)的層次理解：主存儲器的基本結(jié)構(gòu)、存儲單元和主存儲器的主要技術(shù)指標(biāo)掌握：數(shù)據(jù)在主存中的存放方法了解：半導(dǎo)體隨機(jī)存儲器（靜態(tài)RAM和動(dòng)態(tài)RAM）的基本存儲原理理解：動(dòng)態(tài)RAM的刷新了解：RAM芯片的基本結(jié)構(gòu)理解：各種不同類型的ROM掌握：主存儲器容量的各種擴(kuò)展方法理解：主存儲器和CPU的軟連接了解：Cache存儲系統(tǒng)和虛擬存儲器的概念,.,5.1存儲系統(tǒng)的組成,5.1.1存儲器分類1.按存儲器在計(jì)算機(jī)系統(tǒng)中的作用分類高速緩沖存儲器用來存放正在執(zhí)行的程序段和數(shù)據(jù)，以便CPU高速地使用它們。主存儲器用來存放計(jì)算機(jī)運(yùn)行期間所需要的程序和數(shù)據(jù)，CPU可直接隨機(jī)地進(jìn)行讀寫訪問。輔助存儲器用來存放當(dāng)前暫不參與運(yùn)行的程序和數(shù)據(jù)，以及一些需要永久性保存的信息。CPU不能直接訪問它。,.,2.按存取方式分類隨機(jī)存取存儲器RAMCPU可以對RAM單元的內(nèi)容隨機(jī)地訪問。CPU對任何一個(gè)存儲單元的存取時(shí)間是相同的。只讀存儲器ROMROM存儲器的內(nèi)容只能隨機(jī)讀出而不能寫入。順序存取存儲器SAM只能按某種順序存取，存取時(shí)間與信息存放的物理位置有關(guān)。直接存取存儲器DAM當(dāng)要存取所需的信息時(shí)，先指向整個(gè)存儲器中的某個(gè)小區(qū)域（如磁盤上的磁道），然后在小區(qū)域內(nèi)順序檢索直至找到目的地后再進(jìn)行訪問。,5.1存儲系統(tǒng)的組成,.,3.按存儲介質(zhì)分類磁芯存儲器利用兩種不同的剩磁狀態(tài)表示“1”或“0”。它的讀出是破壞性讀出。半導(dǎo)體存儲器采用半導(dǎo)體器件制造的存儲器，主要有雙極型存儲器和MOS型存儲器兩大類。磁表面存儲器在金屬或塑料基體上涂一層磁性材料，用磁層存儲信息，常見的有磁盤、磁帶等。光存儲器采用激光技術(shù)控制訪問的存儲器。,5.1存儲系統(tǒng)的組成,.,4.按信息的可保存性分類斷電后，存儲信息即消失的存儲器，稱易失性存儲器。斷電后信息仍然保存的存儲器，稱非易失性存儲器。如果某個(gè)存儲單元所存儲的信息被讀出時(shí)，原存信息將被破壞，則稱破壞性讀出。具有破壞性讀出的存儲器，每當(dāng)一次讀出操作之后，必須緊接一個(gè)重寫的操作，以便恢復(fù)被破壞的信息。,5.1存儲系統(tǒng)的組成,.,5.1.2存儲系統(tǒng)層次結(jié)構(gòu)為了解決容量、速度和價(jià)格之間的矛盾，出現(xiàn)了多層次的存儲系統(tǒng)，把各種不同存儲容量，不同存取速度的存儲器，按一定的體系結(jié)構(gòu)組織起來，使所存放的程序和數(shù)據(jù)按層次分布在各存儲器中，形成一個(gè)統(tǒng)一整體的存儲系統(tǒng)。,5.1存儲系統(tǒng)的組成,.,由高速緩沖存儲器、主存儲器、輔助存儲器構(gòu)成的三級存儲系統(tǒng)可以分為兩個(gè)層次。1.Cache主存層次在CPU和主存之間設(shè)置了一級容量不大，但速度很高的高速緩沖存儲器（Cache），簡稱高速緩存或快存。CPU在某一小段時(shí)間內(nèi)所要訪問的程序和數(shù)據(jù)被事先從主存中調(diào)入Cache中，當(dāng)CPU需要這些程序和數(shù)據(jù)時(shí)，就直接去Cache中讀取。,5.1存儲系統(tǒng)的組成,.,Cache主存層次的存取速度接近于Cache的存取速度，但容量是主存的。因此，解決了高速度和低成本之間的矛盾。這個(gè)層次完全由硬件實(shí)現(xiàn)。,5.1存儲系統(tǒng)的組成,.,2.主輔存層次輔助存儲器是主存的補(bǔ)充，用來存放暫時(shí)不用的程序和數(shù)據(jù)，當(dāng)需要時(shí)，再調(diào)到主存中去。主輔存層次通過附加的硬件及存儲管理軟件來控制。主輔存層次的存取速度接近于主存的存取速度，容量是輔存的容量，從而解決了大容量和低成本間的矛盾。,5.1存儲系統(tǒng)的組成,.,三級存儲系統(tǒng)的總的效果是：存取速度接近于Cache水平，存儲容量非常之大，整個(gè)價(jià)格也比較合理。,5.1存儲系統(tǒng)的組成,.,5.2主存儲器的組織,5.2.1主存儲器的基本結(jié)構(gòu)主存儲器通常由存儲體、地址譯碼驅(qū)動(dòng)電路、I/O和讀寫電路組成。,.,存儲體是存儲單元的集合體，存放程序和數(shù)據(jù)。地址譯碼驅(qū)動(dòng)電路包含譯碼器和驅(qū)動(dòng)器兩部分。譯碼器將地址總線輸入的地址碼轉(zhuǎn)換成與之對應(yīng)的譯碼輸出線上的有效電平，以表示選中了某一單元；驅(qū)動(dòng)器提供驅(qū)動(dòng)電流去驅(qū)動(dòng)相應(yīng)的讀、寫電路對被選中單元進(jìn)行讀、寫操作。I/O和讀寫電路完成被選中存儲單元中各位的讀出和寫入操作。,5.2主存儲器的組織,讀/寫操作是在控制器的控制下進(jìn)行的。,.,5.2.2主存儲器的存儲單元位是存儲器存儲信息的最小單位。當(dāng)一個(gè)由若干位組成的二進(jìn)制數(shù)作為一個(gè)整體存入或取出時(shí)，這個(gè)數(shù)稱為存儲字。存放存儲字或存儲字節(jié)的主存空間稱為存儲單元或主存單元，大量存儲單元的集合構(gòu)成一個(gè)存儲體，程序和數(shù)據(jù)都存放在存儲體中，它是存儲器的核心。,5.2主存儲器的組織,.,一個(gè)存儲單元可能存放一個(gè)字，也可能存放一個(gè)字節(jié)，這是由計(jì)算機(jī)的結(jié)構(gòu)確定的。對于字節(jié)編址的計(jì)算機(jī)，最小尋址單位是一個(gè)字節(jié)，相鄰的存儲單元地址指向相鄰的字節(jié)對于字編址的計(jì)算機(jī)，最小尋址單位是一個(gè)字，相鄰的存儲單元地址指向相鄰的存儲字。存儲單元是CPU對主存可訪問操作的最小存儲單位。,5.2主存儲器的組織,.,地址安排方案：大端方案：IBM370機(jī)是字長為32位的計(jì)算機(jī)，主存按字節(jié)編址，則每一個(gè)存儲字包含4個(gè)單獨(dú)編址的存儲字節(jié)，字地址即是該字高位字節(jié)的地址，其字地址總是等于4的整數(shù)倍，正好用地址碼的最末兩位來區(qū)分同一個(gè)字的四個(gè)字節(jié)。,5.2主存儲器的組織,不是所有計(jì)算機(jī)字長都等于存儲字長,.,5.2主存儲器的組織,小端方案：PDP-11機(jī)是字長為16位的計(jì)算機(jī)，主存也按字節(jié)編址，則每一個(gè)存儲字包含2個(gè)單獨(dú)編址的存儲字節(jié)，它的字地址總是2的整數(shù)倍，但卻是用低位字節(jié)地址作為字地址，并用地址碼的最末1位來區(qū)分同一個(gè)字的兩個(gè)字節(jié)。,.,5.2.3主存儲器的主要技術(shù)指標(biāo)1.存儲容量存儲容量是指主存所能容納的二進(jìn)制信息總量。對于字節(jié)編址的計(jì)算機(jī)，以字節(jié)數(shù)來表示容量；對于字編址的計(jì)算機(jī)，以字?jǐn)?shù)與其字長的乘積來表示容量。如某計(jì)算機(jī)的容量為64K16，表示它有64K個(gè)字，每個(gè)字的字長為16位，若用字節(jié)數(shù)表示，則可記為128K字節(jié)（128KB）。,5.2主存儲器的組織,.,2.存取速度存取時(shí)間Ta存取時(shí)間指從啟動(dòng)一次存儲器操作到完成該操作所經(jīng)歷的時(shí)間。存取周期Tm又可稱作讀寫周期、訪內(nèi)周期，指存儲器進(jìn)行一次完整的讀寫操作到下一次訪問存儲器操作之間所需要的最短時(shí)間。一般情況下，TmTa。因?yàn)樵谧x寫操作之后，要有一段恢復(fù)內(nèi)部狀態(tài)的復(fù)原時(shí)間。主存帶寬（每秒從主存進(jìn)出信息的最大數(shù)量）,5.2.3主存儲器的主要技術(shù)指標(biāo),.,3.可靠性可靠性是指在規(guī)定的時(shí)間內(nèi)，存儲器無故障的概率。4.功耗功耗反映了存儲器件耗電的多少，同時(shí)也反映了其發(fā)熱的程度。,5.2.3主存儲器的主要技術(shù)指標(biāo),.,5.2.4數(shù)據(jù)在主存中的存放在采用字節(jié)編址的情況下，數(shù)據(jù)在主存儲器中有三種不同存放方法。假設(shè)，存儲字為64位（8個(gè)字節(jié)），機(jī)器字長為32，讀/寫的數(shù)據(jù)有四種不同長度，它們分別是字節(jié)（8位）、半字（16位）、單字（32位）和雙字（64位）。,字節(jié),半字,單字,雙字,5.2主存儲器的組織,.,現(xiàn)有一批數(shù)據(jù)，它們依次為：字節(jié)、半字、雙字、單字、半字、單字、字節(jié)、單字。在存儲器中存放的方法有三種形式。不浪費(fèi)存儲器資源的存放方法數(shù)據(jù)一個(gè)緊接著一個(gè)存放。優(yōu)點(diǎn)：不浪費(fèi)寶貴的主存資源；缺點(diǎn)：訪問的數(shù)據(jù)要跨越兩個(gè)存儲單元時(shí)，存儲器的工作速度降低了一倍，且讀寫控制比較復(fù)雜。,5.2主存儲器的組織,.,從存儲字的起始位置開始存放的方法。無論要存放的是字節(jié)、半字、單字或雙字，都必須從存儲字的起始位置開始存放。優(yōu)點(diǎn)：數(shù)據(jù)基本都可以在一個(gè)存儲周期內(nèi)完成，讀寫數(shù)據(jù)的控制比較簡單。缺點(diǎn)：浪費(fèi)了寶貴的存儲器資源。,5.2主存儲器的組織,.,折中方法雙字地址的最末三個(gè)二進(jìn)制位必須為000，單字地址的最末兩位必須為00，半字地址的最末一位必須為0。特點(diǎn)：數(shù)據(jù)都在一個(gè)存取周期內(nèi)完成，存儲器資源仍然有浪費(fèi)，但比第2種方法少得多。,5.2主存儲器的組織,.,例:某機(jī)字長32位,主存儲器按字節(jié)編址,現(xiàn)有4種不同長度的數(shù)據(jù)(字節(jié)、半字、單字、雙字)，請采用一種既節(jié)省存儲空間，又能保證任何長度的數(shù)據(jù)都在單個(gè)存取周期內(nèi)完成讀寫的方法，將一批數(shù)據(jù)順序地存入主存，畫出主存中數(shù)據(jù)的存放示意圖。這批數(shù)據(jù)一共有10個(gè)，它們依次為字節(jié)、半字、雙字、單字、字節(jié)、單字、雙字、半字、單字、字節(jié)。,5.2主存儲器的組織,.,解：根據(jù)題干可以知道4種長度的數(shù)據(jù)分別為：字節(jié)數(shù)據(jù)8位，半字?jǐn)?shù)據(jù)16位，單字?jǐn)?shù)據(jù)32位，雙字?jǐn)?shù)據(jù)64位。因?yàn)橐ＷC任何長度的數(shù)據(jù)都在單個(gè)存取周期內(nèi)完成讀寫，所以該機(jī)的存儲字長應(yīng)為64位。要特別注意的是，在本例中數(shù)據(jù)字長（32位）和存儲字長（64位）是不同的。題目要求采用一種既節(jié)省存儲空間，又能保證任何長度的數(shù)據(jù)都在單個(gè)存取周期內(nèi)完成讀寫的方法來存入一批數(shù)據(jù)，所以只能選用邊界對齊的存放方法，雙字?jǐn)?shù)據(jù)從字節(jié)地址為8的整倍數(shù)的地方開始存放，單字?jǐn)?shù)據(jù)從字節(jié)地址為4的整倍數(shù)的地方開始存放，半字地址從字節(jié)地址為2的整倍數(shù)的地方開始存放。主存中數(shù)據(jù)的存放示意圖如下：,5.2主存儲器的組織,.,5.2主存儲器的組織,.,5.3半導(dǎo)體隨機(jī)存儲器和只讀存儲器,5.3.1RAM記憶單元電路我們把存放一個(gè)二進(jìn)制位的物理器件稱為記憶單元，它是存儲器的最基本構(gòu)件，可以由各種材料制成，但必須滿足以下要求：有兩種穩(wěn)定狀態(tài)。在外部信息的激勵(lì)下，兩種穩(wěn)定狀態(tài)可被無限次寫入。在外部信號的激勵(lì)下，能讀出兩種穩(wěn)定狀態(tài)。,.,MOS型存儲器根據(jù)記憶單元的結(jié)構(gòu)又可分為靜態(tài)RAM和動(dòng)態(tài)RAM兩種。靜態(tài)RAM，即SRAM（StaticRAM），其存儲電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)；動(dòng)態(tài)RAM，即DRAM（DynamicRAM），其存儲電路以電容為基礎(chǔ)。,5.3半導(dǎo)體隨機(jī)存儲器和只讀存儲器,.,1.六管靜態(tài)MOS記憶單元電路,（1）組成,T1、T5：MOS反相器,Vcc,觸發(fā)器,T2、T6：MOS反相器,T3、T4：控制門管,字線,字線：選擇存儲單元,I/O,I/O、I/O：位線，完成讀/寫操作,（2）單元狀態(tài),“0”：T1導(dǎo)通，T2截止；,“1”：T1截止，T2導(dǎo)通。,靜態(tài)RAM是利用雙穩(wěn)態(tài)觸發(fā)器來記憶信息的。,.,1.六管靜態(tài)MOS記憶單元電路T5、T6是T1、T2管的負(fù)載管。在字線為低電平時(shí)，由Vcc不斷向T1、T2供電。SRAM的存取速度快，但集成度低，功耗也較大，所以一般用來組成高速緩沖存儲器和小容量主存系統(tǒng)。,字線,讀,寫,讀1,讀0,寫1,寫0,1,0,0,1,.,2.四管動(dòng)態(tài)MOS記憶單元電路,（1）組成,T1、T2：記憶管,C1、C2：柵極電容,T3、T4：控制門管,（2）定義,“0”：T1導(dǎo)通，T2截止,“1”：T1截止，T2導(dǎo)通,（C1有電荷，C2無電荷）；,（C1無電荷，C2有電荷）。,I/O、I/O：位線,.,（3）讀：兩條位線都先預(yù)充電至高電平，斷開充電回路，再根據(jù)W、W上有無負(fù)脈沖來讀1/0。（4）保持單元里的內(nèi)容當(dāng)字線加低電平，T3、T4截止，該單元未選中，保持原狀態(tài)。需定期向電容補(bǔ)充電荷（動(dòng)態(tài)刷新），稱動(dòng)態(tài)RAM。四管單元是非破壞性讀出，讀出過程即實(shí)現(xiàn)刷新。,字線,讀1,讀0,讀,.,3.單管動(dòng)態(tài)記憶單元電路單管動(dòng)態(tài)記憶單元由一個(gè)MOS管T1和一個(gè)存儲電容C構(gòu)成。單管動(dòng)態(tài)記憶單元是破壞性讀出，即當(dāng)讀操作完畢，存儲電容C上的電荷已被泄放完，必須采取重寫（再生）的措施。,字線,5.3半導(dǎo)體隨機(jī)存儲器和只讀存儲器,.,5.3.2動(dòng)態(tài)RAM的刷新一.刷新間隔為了維持MOS型動(dòng)態(tài)記憶單元的存儲信息，每隔一定時(shí)間必須對存儲體中的所有記憶單元的柵極電容補(bǔ)充電荷，即進(jìn)行刷新。一般選定MOS型動(dòng)態(tài)存儲器的最大刷新間隔為2ms，即在2ms內(nèi)需將全部存儲體刷新一遍。刷新是定時(shí)的，即使許多記憶單元長期未被訪問，若不及時(shí)補(bǔ)充電荷的話，信息也會丟失。重寫一般是按存儲單元進(jìn)行的，而刷新通常以存儲體矩陣中的一行為單位進(jìn)行的。,.,二.刷新方式常見的刷新方式有集中式、分散式和異步式三種。,.,例如，對具有1024個(gè)記憶單元（排列成3232矩陣）的存儲芯片進(jìn)行刷新，刷新是按行進(jìn)行的，且每刷新一行占用一個(gè)存取周期，存取周期為500ns（0.5s）。,.,1.集中刷新方式在允許的最大刷新間隔內(nèi)，按照存儲芯片容量的大小集中安排若干個(gè)刷新周期，刷新時(shí)停止讀寫操作。刷新時(shí)間=存儲體矩陣行數(shù)刷新周期這里刷新周期是指刷新一行所需要的時(shí)間，由于刷新過程就是“假讀”的過程，所以刷新周期就等于存取周期。,.,在最大刷新間隔2ms內(nèi)共可以安排4000個(gè)存取周期，從03967個(gè)周期內(nèi)進(jìn)行讀/寫操作或保持，而從39683999這最后32個(gè)周期集中安排刷新操作。,優(yōu)點(diǎn)：讀/寫操作時(shí)不受刷新工作的影響，系統(tǒng)的存取速度比較高。缺點(diǎn)：在集中刷新期間必須停止讀/寫，這一段時(shí)間稱為“死區(qū)”，而且存儲容量越大，死區(qū)就越長。,.,2.分散刷新方式分散刷新是指把刷新操作分散到每個(gè)存取周期內(nèi)進(jìn)行，此時(shí)系統(tǒng)的存取周期被分為兩部分，前一部分時(shí)間進(jìn)行讀/寫操作，后一部分時(shí)間進(jìn)行刷新操作。一個(gè)系統(tǒng)存取周期內(nèi)刷新存儲矩陣中的一行。,優(yōu)點(diǎn)：沒有死區(qū)。缺點(diǎn)：加長了系統(tǒng)的存取周期，降低整機(jī)的速度；刷新過于頻繁，當(dāng)存儲容量比較小時(shí)，沒有充分利用所允許的最大刷新間隔（2ms）。,.,3.異步刷新方式異步刷新方式可以看成前述兩種方式的結(jié)合，它充分利用了最大刷新間隔時(shí)間，把刷新操作平均分配到整個(gè)最大刷新間隔時(shí)間內(nèi)進(jìn)行，故有：相鄰兩行的刷新間隔=最大刷新間隔時(shí)間/行數(shù)對于3232矩陣，在2ms內(nèi)需要將32行刷新一遍，所以相鄰兩行的刷新時(shí)間間隔=2ms/32=62.5s，即每隔62.5s安排一個(gè)刷新周期，在刷新時(shí)封鎖讀/寫。,.,異步刷新方式雖然也有死區(qū)，但比集中刷新方式的死區(qū)小得多，僅為0.5s。這樣可以避免使CPU連續(xù)等待過長的時(shí)間，而且減少了刷新次數(shù)，是比較實(shí)用的一種刷新方式。,5.3半導(dǎo)體隨機(jī)存儲器和只讀存儲器,.,3.刷新控制當(dāng)刷新請求和訪存請求同時(shí)發(fā)生時(shí)，應(yīng)優(yōu)先進(jìn)行刷新操作。MOS型動(dòng)態(tài)RAM的刷新要注意幾個(gè)問題：刷新對CPU是透明的。刷新通常是一行一行地進(jìn)行的，每一行中各記憶單元同時(shí)被刷新，故刷新操作時(shí)僅需要行地址，不需要列地址。,.,刷新操作類似于讀出操作。因?yàn)樗行酒瑫r(shí)被刷新，所以在考慮刷新問題時(shí)，應(yīng)當(dāng)從單個(gè)芯片的存儲容量著手，而不是從整個(gè)存儲器的容量著手。,.,5.3.3RAM芯片分析1.RAM芯片存儲芯片通過地址線、數(shù)據(jù)線和控制線與外部連接。地址線是單向輸入的，其數(shù)目與芯片容量有關(guān)。如容量為10244時(shí)，地址線有10根；容量為64K1時(shí)，地址線有16根。數(shù)據(jù)線是雙向的，其數(shù)目與數(shù)據(jù)位數(shù)有關(guān)。如10244的芯片，數(shù)據(jù)線有4根；64K1的芯片，數(shù)據(jù)線只有1根控制線主要有讀/寫控制線（或?qū)懺试S線）和片選線兩種，讀/寫控制線是用來決定芯片是進(jìn)行讀操作還是寫操作的，片選線是用來決定該芯片是否被選中的。,5.3半導(dǎo)體隨機(jī)存儲器和只讀存儲器,.,2.地址譯碼方式電路能把地址線送來的地址信號翻譯成對應(yīng)存儲單元的選擇信號，地址譯碼方式有：單譯碼方式單譯碼方式又稱字選法，它所對應(yīng)的存儲器結(jié)構(gòu)是字結(jié)構(gòu)的，容量為M個(gè)字的存儲器（每字b位），排列成M行b列的矩陣，矩陣的每一行對應(yīng)一個(gè)字，有一條公用的選擇線wi（字線）。字線選中某一行時(shí)，同一行中的各位就都被選中，由讀寫電路對被選中的各位實(shí)施讀出或?qū)懭氩僮鳌?.,328的芯片：字結(jié)構(gòu)、單譯碼方式RAM,圖5-12字結(jié)構(gòu)、單譯碼方式RAM,優(yōu)點(diǎn)：結(jié)構(gòu)簡單。缺點(diǎn)：使用的外圍電路多，成本昂貴。且當(dāng)字?jǐn)?shù)大大超過位數(shù)時(shí)，存儲器會形成縱向很長而橫向很窄的不合理結(jié)構(gòu)，所以這種方式只適用于容量不大的存儲器。,.,雙譯碼方式雙譯碼方式又稱為重合法：把K位地址碼分成接近相等的兩段，一段用于水平方向作X地址線，供X地址譯碼器譯碼；一段用于垂直方向作Y地址線，供Y地址譯碼器譯碼。X和Y兩個(gè)方向的選擇線在存儲體內(nèi)部的一個(gè)記憶單元上交叉，以選擇相應(yīng)的記憶單元。,.,雙譯碼方式對應(yīng)的存儲芯片結(jié)構(gòu)可以是位結(jié)構(gòu)的，則在Z方向上重疊b個(gè)芯片。也可以是字段結(jié)構(gòu)的。,.,位結(jié)構(gòu)、雙譯碼方式RAM,圖5-13位結(jié)構(gòu)、雙譯碼方式RAM,.,對于字段結(jié)構(gòu)的存儲芯片，行選擇線位M/s根，列選擇線為s，K位地址線也要?jiǎng)澐譃閮刹糠郑篕xlog2M/s，Kylog2s。雙譯碼方式與單譯碼方式相比，減少了選擇線數(shù)目和驅(qū)動(dòng)器數(shù)目。存儲容量越大，這兩種方式的差異越明顯。,.,SRAM讀寫時(shí)序讀周期表示對該芯片進(jìn)行兩次連續(xù)讀操作的最小間隔時(shí)間。在此期間，地址輸入信息不允許改變，片選信號在地址有效之后變?yōu)橛行?，使芯片被選中，最后在數(shù)據(jù)線上得到讀出的信號。寫允許信號在讀周期中保持高電平。圖5-14(a)靜態(tài)RAM的讀時(shí)序,3.RAM的讀寫時(shí)序,.,寫周期與讀周期相似，但除了要加地址和片選信號外，還要加一個(gè)低電平有效的寫入脈沖，并提供寫入數(shù)據(jù)。圖5-14(b)靜態(tài)RAM的寫時(shí)序,3.RAM的讀寫時(shí)序（續(xù)）,.,DRAM讀寫時(shí)序在讀周期中，行地址必須在有效之前有效，列地址也必須在有效之前有效，且在到來之前，必須為高電平，并保持到脈沖結(jié)束之后。在寫周期中，當(dāng)有效之后，輸入的數(shù)據(jù)必須保持到變?yōu)榈碗娖街蟆Ｔ?、和全部有效時(shí)，數(shù)據(jù)被寫入存儲器。,3.RAM的讀寫時(shí)序（續(xù)）,.,動(dòng)態(tài)RAM的讀寫時(shí)序圖,圖5-15動(dòng)態(tài)RAM的讀寫時(shí)序圖,.,5.4主存儲器的連接與控制,主存儲器是整個(gè)存儲系統(tǒng)的核心，通常分為RAM和ROM兩大部分。5.4.1主存儲器容量的擴(kuò)展一個(gè)存儲體是由一定數(shù)量的芯片構(gòu)成的，根據(jù)存儲器所要求的容量和我們選定的存儲芯片的容量，就可以計(jì)算出總的芯片數(shù)。即：,當(dāng)單個(gè)存儲芯片的容量不能滿足系統(tǒng)要求時(shí)，需多片組合起來以擴(kuò)展字長（位擴(kuò)展）或字?jǐn)?shù)（字?jǐn)U展）。,.,1.位擴(kuò)展位擴(kuò)展指只在位數(shù)方向擴(kuò)展（加大字長），而芯片的字?jǐn)?shù)和存儲器的字?jǐn)?shù)是一致的。位擴(kuò)展的連接方式：將各存儲芯片的地址線、片選線和讀/寫線相應(yīng)地并聯(lián)起來，而將各芯片的數(shù)據(jù)線單獨(dú)列出。如用64K1的SRAM芯片組成64k8的存儲器，需要8個(gè)芯片。,容量地址數(shù)據(jù)存儲器64K8168存儲芯片64K1161,.,.,當(dāng)CPU訪問該存儲器時(shí)，其發(fā)出的地址和控制信號同時(shí)傳給8個(gè)芯片，選中每個(gè)芯片的同一單元，其單元的內(nèi)容被同時(shí)讀至數(shù)據(jù)總線的相應(yīng)位，或?qū)?shù)據(jù)總線上的內(nèi)容分別同時(shí)寫入相應(yīng)單元。,D0,D6,D7,D7D0,CS,A15A0,WE,64K1,64K1,64K1,.,2.字?jǐn)U展字?jǐn)U展是指僅在字?jǐn)?shù)方向擴(kuò)展，而位數(shù)不變。字?jǐn)U展將芯片的地址線、數(shù)據(jù)線、讀/寫線并聯(lián)，由片選信號來區(qū)分各個(gè)芯片。如用16K8的SRAM組成64K8的存儲器，需要4個(gè)芯片。,容量地址數(shù)據(jù)存儲器64K8168存儲芯片16K8148,.,4根片選信號CSi,.,5.4主存儲器的連接與控制,.,在同一時(shí)間內(nèi)四個(gè)芯片中只能有一個(gè)芯片被選中。四個(gè)芯片的地址分配如下：第一片最低地址0000H最高地址3FFFH第二片最低地址4000H最高地址7FFFH第三片最低地址8000H最高地址BFFFH第四片最低地址C000H最高地址FFFFH,5.4主存儲器的連接與控制,.,3.字和位同時(shí)擴(kuò)展當(dāng)構(gòu)成一個(gè)容量較大的存儲器時(shí)，往往需要在字?jǐn)?shù)方向和位數(shù)方向上同時(shí)擴(kuò)展，這將是前兩種擴(kuò)展的組合，實(shí)現(xiàn)起來也是很容易的。如用16K4的SRAM組成64K8的存儲器，需要8個(gè)芯片。,容量地址數(shù)據(jù)存儲器64K8168存儲芯片16K4144,5.4主存儲器的連接與控制,.,5.4主存儲器的連接與控制,.,4.2存儲芯片的地址分配和片選CPU要實(shí)現(xiàn)對存儲單元的訪問，首先要選擇存儲芯片，即進(jìn)行片選；然后再從選中的芯片中依地址碼選擇出相應(yīng)的存儲單元，以進(jìn)行數(shù)據(jù)的存取，這稱為字選。片內(nèi)的字選是由CPU送出的N條低位地址線完成的（N由片內(nèi)存儲容量2N決定），地址線直接接到所有存儲芯片的地址輸入端；而片選信號則是通過高位地址得到的。實(shí)現(xiàn)片選的方法可分為三種：即線選法、全譯碼法和部分譯碼法。,.,1.線選法線選法就是用除片內(nèi)尋址外的高位地址線（片選線）分別接至各個(gè)存儲芯片的片選端，且有多少芯片就有多少根片選線。當(dāng)某地址線信息為“0”時(shí)，就選中與之對應(yīng)的存儲芯片。,芯片A19A15A14A11A10A0地址范圍0#未用111000007000111077FFH1#未用11010000680011106FFFH2#未用10110000580011105FFFH3#未用01110000380011103FFFH,優(yōu)點(diǎn)：不需要地址譯碼器，線路簡單缺點(diǎn)：僅適用于連接存儲芯片較少的場合，且地址不連續(xù),.,2.全譯碼法全譯碼法將片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出作為各芯片的片選信號，將它們分別接到存儲芯片的片選端，以實(shí)現(xiàn)對存儲芯片的選擇。優(yōu)點(diǎn)：每片（或組）芯片的地址范圍是唯一確定的，而且是連續(xù)的，也便于擴(kuò)展，不會產(chǎn)生地址重疊的存儲區(qū)缺點(diǎn)：對譯碼電路要求較高。,.,芯片A19A13A12A11A10A0地址范圍0#000000000000111007FFH1#00010000080011100FFFH2#001000001000111017FFH3#00110000180011101FFFH,.,3.部分譯碼所謂部分譯碼即用片內(nèi)尋址外的高位地址的一部分來譯碼產(chǎn)生片選信號。如用4片2K8的存儲芯片組成8K8存儲器，需要四個(gè)片選信號，因此只要用兩位地址線來譯碼產(chǎn)生。例：設(shè)地址總線有20位（A19A0），則尋址8K8存儲器時(shí)，無論A19A13取何值，片選信號都取決于A12和A11的值。也就是說，8KRAM中的任一個(gè)存儲單元，都對應(yīng)有2(20-13)=27個(gè)地址，這種一個(gè)存儲單元出現(xiàn)多個(gè)地址的現(xiàn)象稱地址重疊。,.,從地址分布來看，這8KB存儲器實(shí)際上占用了CPU全部的空間（1MB）。令未用到的高位地址全為0，這樣確定的存儲器地址稱為基本地址，本例中8K8存儲器的基本地址即00000H01FFFH。部分譯碼法較全譯碼法簡單，但存在地址重疊區(qū)。,.,5.4.3主存儲器和CPU的連接1.主存和CPU之間的硬連接主存與CPU的硬連接有三組連線：地址總線（AB）、數(shù)據(jù)總線（DB）和控制總線（CB）。中存中的存儲器地址寄存器（MAR）和存儲器數(shù)據(jù)寄存器（MDR）是主存和CPU間的接口MAR可以接受來自程序計(jì)數(shù)器的指令地址或來自運(yùn)算器的操作數(shù)地址，以確定要訪問的單元。MDR是向主存寫入數(shù)據(jù)或從主存讀出數(shù)據(jù)的緩沖部件。,.,5.4主存儲器的連接與控制,主存工作完成信號,.,2.CPU對主存的基本操作CPU向主存發(fā)出的讀或?qū)懨?，才是兩個(gè)部件之間有效工作的關(guān)鍵。CPU對主存進(jìn)行讀/寫操作時(shí)，首先CPU在地址總線上給出地址信號，然后發(fā)出相應(yīng)的讀或?qū)懨睿⒃跀?shù)據(jù)總線上交換信息。,.,讀讀操作是指從CPU送來的地址所指定的存儲單元中取出信息，再送給CPU，其操作過程是：地址MARABCPU將地址信號送至地址總線ReadCPU發(fā)讀命令WaitforMFC等待存儲器工作完成信號(MAR)DBMDR讀出信息經(jīng)數(shù)據(jù)總線送至CPU,.,.,寫寫操作是指將要寫入的信息存入CPU所指定的存儲單元中，其操作過程是：地址MARABCPU將地址信號送至地址總線數(shù)據(jù)MDRDBCPU將要寫入的數(shù)據(jù)送至數(shù)據(jù)總線WriteCPU發(fā)寫命令WaitforMFC等待存儲器工作完成信號,5.4主存儲器的連接與控制,.,5.4主存儲器的連接與控制,.,由于CPU和主存的速度存在著差距，要讓兩者之間的速度匹配，通常有兩種匹配方式：同步存儲器讀取和異步存儲器讀取。異步存儲器讀?。荷厦娼o出的讀/寫基本操作是以異步存儲器讀取來考慮的，CPU和主存間沒有統(tǒng)一的時(shí)鐘，存儲器工作完成后發(fā)信號（MFC）通知CPU。同步存儲器讀?。篊PU放慢速度來配合主存的速度。在這種存儲器中，不需要存儲器工作完成信號。,5.4主存儲器的連接與控制,.,除去通過尋找高速元件來提高訪問速度外，也可以采用多個(gè)存儲器并行工作，并且用交叉訪問技術(shù)來提高存儲器的訪問速度。,5.6多體交叉存儲技術(shù),如何提高存儲器訪問速度？,.,在高速的計(jì)算機(jī)中，普遍采用并行主存系統(tǒng)，即在一個(gè)存取周期內(nèi)可以并行讀出多個(gè)字。多個(gè)并行工作的存儲器共用一套地址寄存器和譯碼電路，按同一地址并行地訪問各自的對應(yīng)單元。例如：CPU送出地址A，則n個(gè)存儲器中的所有A單元同時(shí)被選中。假設(shè)每個(gè)存儲器的字長為w位，則同時(shí)訪問nw位稱為單體多字系統(tǒng)。,5.6.1并行訪問存儲器,.,單體多字并行存儲系統(tǒng),圖5-25單體多字并行存儲系統(tǒng),.,交叉訪問存儲器中有多個(gè)容量相同的存儲模塊（存儲體），而且各存儲模塊具有各自獨(dú)立的地址寄存器、讀寫電路和數(shù)據(jù)寄存器，這就是多體系統(tǒng)。各個(gè)存儲體能并行工作，又能交叉工作。存儲器地址寄存器的低位部分經(jīng)過譯碼選擇不同的存儲體，而高位部分則指向存儲體內(nèi)的存儲字。,5.6.2交叉訪問存儲器,.,4個(gè)分體組成的多體交叉訪問存儲器,圖5-26多體交叉訪問存儲器,.,模4交叉編址,橫向編址,.,主存速度的提高始終跟不上CPU的發(fā)展。由SRAM組成的高速緩沖存儲器的運(yùn)行速度則接近甚至等于CPU的速度。缺點(diǎn)：容量太小,5.7高速緩沖存儲器,應(yīng)該放什么內(nèi)容在cache中,.,程序的局部性：時(shí)間局部性和空間局部性。時(shí)間局部性是指如果一個(gè)存儲單元被訪問，則可能該單元會很快被再次訪問。這是因?yàn)槌绦虼嬖谥h(huán)?？臻g局部性是指如果一個(gè)存儲單元被訪問，則該單元鄰近的單元也可能很快被訪問。這是因?yàn)槌绦蛑写蟛糠种噶钍琼樞虼鎯?、?zhí)行的，數(shù)據(jù)一般也是簇聚地存儲在一起的。,1.程序的局部性原理,.,高速緩沖技術(shù)就是把程序中正在使用的部分存放在一個(gè)高速的容量較小的Cache中，使CPU的訪存操作大多數(shù)針對Cache進(jìn)行，從而使程序的執(zhí)行速度大大提高。,.,Cache和主存都被分成若干個(gè)大小相等的塊，每塊由若干字節(jié)組成。Cache中保存的信息只是主存中最急需執(zhí)行的若干塊的副本。若需要訪問的塊在cache中，稱為cache命中。命中率越高越好。,2.Cache的基本結(jié)構(gòu),.,1.Cache的讀操作當(dāng)CPU發(fā)出讀請求時(shí)，如果Cache命中，就直接對Cache進(jìn)行讀操作，與主存無關(guān)；如果Cache不命中，則仍需訪問主存，并把該塊信息一次從主存調(diào)入Cache內(nèi)。若此時(shí)Cache已滿，則須根據(jù)某種替換算法，用這個(gè)塊替換掉Cache中原來的某塊信息。,5.7.2Cache的讀寫操作,.,由于Cache中保存的只是主存的部分副本，因此要保證這些副本與主存中的內(nèi)容保持一致。當(dāng)CPU發(fā)出寫請求時(shí)：如果Cache命中，有可能會遇到Cache與主存中的內(nèi)容不一致的問題。處理的方法有：寫直達(dá)法和寫回法。如果寫Cache不命中，就直接把信息寫入主存。,2.Cache的寫操作,.,主存中程序如何裝入Cache中？1.全相聯(lián)映像主存中任何一個(gè)塊均可以映像裝入到Cache中任何一個(gè)塊的位置上。特點(diǎn)：靈活，Cache的塊沖突概率最低、空間利用率最高，但是地址變換速度慢，而且成本高，實(shí)現(xiàn)起來比較困難。,5.7.3地址映象,.,全相聯(lián)映像,圖5-29(a)全相聯(lián)映像,.,主存中的每一個(gè)塊只能被放置到Cache中惟一的一個(gè)指定位置，若這個(gè)位置已有內(nèi)容，則原來的塊將無條件地被替換出去。優(yōu)點(diǎn)：最簡單的地址映象方式，成本低，易實(shí)現(xiàn)，地址變換速度快，沒有替換的問題缺點(diǎn)：不夠靈活，Cache的塊沖突概率最高、空間利用率最低。,2.直接映像,.,直接映像,圖5-29(b)直接映像,.,將主存空間按Cache大小等分成區(qū)后，再將Cache空間和主存空間中的每一區(qū)都等分成大小相同的組。組間采取直接映像，而組內(nèi)采取全相聯(lián)映像。組相聯(lián)映像實(shí)際上是全相聯(lián)映像和直接映像的折衷方案，所以其優(yōu)點(diǎn)和缺點(diǎn)介于全相聯(lián)和直接映像方式的優(yōu)缺點(diǎn)之間。,3.組相聯(lián)映像,.,組相聯(lián)映像,圖5-29(c)組相聯(lián)映像,.,1.隨機(jī)算法完全不管Cache塊過去、現(xiàn)在及將來的使用情況，簡單地根據(jù)一個(gè)隨機(jī)數(shù)，選擇一塊替換掉。2.先進(jìn)先出（FIFO）算法按調(diào)入Cache的先后決定淘汰的順序。這種方法要求為每塊做一記錄，記下它們進(jìn)入Cache的先后次序。優(yōu)點(diǎn)：容易實(shí)現(xiàn)，而且系統(tǒng)開銷小。缺點(diǎn)：可能會把一些需要經(jīng)常使用的程序塊替換掉。,5.7.4替換算法,.,3.近期最少使用（LRU）算法把CPU近期最少使用的塊作為被替換的塊。這種替換方法需要隨時(shí)記錄Cache中各塊的使用情況，以便確定哪個(gè)塊是近期最少使用的塊。LRU算法相對合理，但實(shí)現(xiàn)起來比較復(fù)雜，系統(tǒng)開銷較大。通常需要對每一塊設(shè)置一個(gè)稱為“年齡計(jì)數(shù)器”的硬件或軟件計(jì)數(shù)器，用以記錄其被使用的情況。,.,虛擬存儲器由主存儲器和聯(lián)機(jī)工作的輔助存儲器（通常為磁盤存儲器）共同組成，這兩個(gè)存儲器在硬件和系統(tǒng)軟件的共同管理下工作，對于應(yīng)用程序員，可以把它們看作是一個(gè)單一的存儲器。,5.8虛擬存儲器,.,虛擬存儲器將主存或輔存的地址空間統(tǒng)一編址，形成一個(gè)龐大的存儲空間。