數(shù)字邏輯電路教案(40節(jié))

第一章 數(shù)字電路基礎(chǔ)新課導(dǎo)入：前言電子電路根據(jù)處理信號(hào)和工作方式的不同，可分為模擬電路和數(shù)字電路兩類。模擬信號(hào)：指幅度隨時(shí)間連續(xù)變化的信號(hào)。例如：速度、溫度、電場(chǎng)等物理量通過傳感器轉(zhuǎn)換后的電信號(hào)。模擬電路：對(duì)這些信號(hào)進(jìn)行傳輸、處理的電子電路稱為模擬電子電路。主要是研究輸出與輸入之間信號(hào)的大小、相位變化等。信號(hào)發(fā)生器、功率放大器、整流濾波器等都是由模擬電路組成的。其波形為：教學(xué)過程：1-1 數(shù)字電路概述一、 數(shù)字信號(hào)和數(shù)字電路數(shù)字信號(hào)：指幅度隨時(shí)間不連續(xù)變化的脈沖信號(hào)。數(shù)字電路：主要是指輸出與輸入之間的邏輯關(guān)系，一般不研究變化過程。如數(shù)字萬用表、數(shù)字石英電子表、聲音通過擴(kuò)音器也是一種數(shù)字信號(hào)。波形如下圖：數(shù)字電路的應(yīng)用：數(shù)字電視、數(shù)字錄像機(jī)、數(shù)字通信系統(tǒng)、數(shù)字電子計(jì)算機(jī)、數(shù)字控制系統(tǒng)等。二、數(shù)字電路的特點(diǎn)數(shù)字電路中只有高電平、低電平兩種狀態(tài)，通常采用二進(jìn)制編碼，即只有1和0兩個(gè)數(shù)碼，用來表示脈沖信號(hào)的無有或多少。高電平3.6V用1表示，低電平0.3V用0表示。例：光盤的刻錄數(shù)字電路中的二極管、三極管都是工作在開關(guān)狀態(tài)，開關(guān)的接通與斷開，可以用導(dǎo)通和截止來實(shí)現(xiàn)。導(dǎo)通用1，截止用0表示，這種表示方法一般稱為正邏輯。如果低電平對(duì)應(yīng)1，高電平對(duì)應(yīng)0的關(guān)系稱為負(fù)邏輯。數(shù)字電路的分析與模擬電路不同，主要是以邏輯代數(shù)為主要工具，利用真值表、邏輯函數(shù)表達(dá)式、卡諾圖、波形圖等。特點(diǎn)：1、數(shù)字信號(hào)易于存儲(chǔ)、加密、壓縮、傳輸和再現(xiàn)。2、數(shù)字電路結(jié)構(gòu)簡單，便于集成化、系列化批量生產(chǎn)，成本低、使用方便。3、可靠性高、精度高、抗干擾能力強(qiáng)。4、能實(shí)現(xiàn)數(shù)值運(yùn)算，可編程數(shù)字電路容易實(shí)現(xiàn)各種算法，具有較大的靈活性。5、能實(shí)現(xiàn)邏輯運(yùn)算和判斷，便于實(shí)現(xiàn)各種數(shù)字控制。三、數(shù)字電路的應(yīng)用1、信號(hào)發(fā)生器2、數(shù)字電子儀表3、數(shù)字家電產(chǎn)品4、數(shù)字電子計(jì)算機(jī)5、數(shù)字通信 6、工業(yè)數(shù)字控制系統(tǒng)四、如何學(xué)好數(shù)字邏輯電路1、學(xué)好基礎(chǔ)知識(shí) 2、多做數(shù)字電路實(shí)驗(yàn) 3、綜合應(yīng)用數(shù)字集成電路1-2 數(shù)制與編碼一、數(shù)制在數(shù)字電路中，常用二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。1、十進(jìn)制用09十個(gè)數(shù)碼來表示，任何一個(gè)十進(jìn)制數(shù)N可以表示為：（N）10= ai10i式中，n為整數(shù)部分的位數(shù)，m為小數(shù)部分的位數(shù)，10為基數(shù)，10i為第i位的權(quán)，ai為第i位的系數(shù)。例如：十進(jìn)制45.26可以表示為:（45.26）10=4101+5100+210-1+610-22、二進(jìn)制用0和1兩個(gè)碼數(shù)來表示，即基數(shù)為2，任一個(gè)二進(jìn)制數(shù)N可以表示為：（N）2= ai2i利用上式，可以將任何一個(gè)二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。例：（101.01）2=122+021+120+02-1+12-2=（5.25）10二進(jìn)制運(yùn)算規(guī)則：加法：0+0=0 0+1=1 1+0=1 1+1=10乘法：00=0 01=0 10=0 11=1二進(jìn)制的優(yōu)點(diǎn)：（1） 二進(jìn)制的基數(shù)為2，只有兩個(gè)數(shù)碼0和1，便于表示兩個(gè)有聯(lián)系的物理狀態(tài)。（2） 二進(jìn)制進(jìn)位規(guī)則是逢二進(jìn)一，運(yùn)算規(guī)則簡單，便于進(jìn)行算術(shù)運(yùn)算。（3） 采用二進(jìn)制，便于邏輯電路的設(shè)計(jì)和實(shí)現(xiàn)。3、八進(jìn)制八進(jìn)制的基數(shù)是8，采用八個(gè)數(shù)碼07，進(jìn)位規(guī)則是逢八進(jìn)一?？杀硎緸椋∟）8= ai8i利用上式，可將任何一個(gè)八進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。例：（327.24）8=382+281+780+28-1+48-2=（215.3125）104、十六進(jìn)制十六進(jìn)制的基數(shù)為16，采用十六個(gè)數(shù)碼09，A、B、C、D、E、F，用A、B、C、D、E、F分別表示10、11、12、13、14、15，進(jìn)位規(guī)則是逢十六進(jìn)一。任何一個(gè)十六進(jìn)制數(shù)可表示為：（N）16= ai16i利用上式，可將任何一個(gè)十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。例：（2F.EC）16=2161+15160+1416-1+1216-2=（47.）10每一位十六進(jìn)制，相當(dāng)于4位二進(jìn)制數(shù)，表1-1二、數(shù)制轉(zhuǎn)換1、其他進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)方法是：先將數(shù)的每一位系數(shù)與對(duì)應(yīng)的權(quán)相乘，再將所得乘積累加起來就可以得到該數(shù)的十進(jìn)制數(shù)。2、十進(jìn)制數(shù)轉(zhuǎn)換為其他進(jìn)制數(shù)整數(shù)轉(zhuǎn)換方法是：采用基數(shù)除法，也叫除基取余法。注意：得到的余數(shù)要反序排列 例：1011將十進(jìn)制小數(shù)轉(zhuǎn)換為K進(jìn)制小數(shù)，方法是：采用基數(shù)乘法，也叫乘基取整流法。注意：得到的整數(shù)順序排列。例1-2解：3、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換三位二進(jìn)制數(shù)相當(dāng)于一位八進(jìn)制數(shù)。二進(jìn)制 000 001 010 011 100 101 110 111八進(jìn)制 0 1 2 3 4 5 6 7例1-3（頭尾不足三位補(bǔ)0）解：二進(jìn)制 001 101 010 110 011 . 111 100 八進(jìn)制 1 5 2 6 3 . 7 4所以 （11.1111）2=（15263.74）8例1-4解： 八進(jìn)制 3 7 6 . 2 5 二進(jìn)制 011 111 110 . 010 101所以 (376.25)8=(.)24、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換二進(jìn)制數(shù)與十六進(jìn)制數(shù)的對(duì)應(yīng)關(guān)系是：二進(jìn)制 0000 0001 0010 0011 0100 0101 0110 0111 八進(jìn)制 0 1 2 3 4 5 6 7二進(jìn)制 1000 1001 1010 1011 1100 1101 1110 1111八進(jìn)制 8 9 A B C D E F二進(jìn)制轉(zhuǎn)換為十六進(jìn)制的方法是：以小數(shù)點(diǎn)為界，將二進(jìn)制整數(shù)部分從低位開始，小數(shù)部分從高位開始，每4位一組，頭尾不足補(bǔ)0。例1-5解：（.01011）2=(3AD.58)16例1-6解：(25B.3C)16=(.)2三、常用編碼將十進(jìn)制的09十個(gè)數(shù)字分別用4位二進(jìn)制代碼來表示，這種編碼稱為二十進(jìn)制編碼，也稱BCD碼。BCD碼常用的有8421碼、5421碼、余3碼等。表1-2小結(jié)：1、 不同進(jìn)制的表示方法；2、 數(shù)制之間的轉(zhuǎn)換方法。作業(yè)：P27 1、2、31-3 基本邏輯運(yùn)算復(fù)習(xí)舊課：二進(jìn)制、八進(jìn)制、十進(jìn)制和十六進(jìn)制的表示方法及各數(shù)制之間的轉(zhuǎn)換關(guān)系。新課導(dǎo)入：邏輯代數(shù)和普通代數(shù)一樣，變量都用字母A、B、CX、Y、Z等表示。但是和普通代數(shù)不同的是邏輯變量取值只有1和0兩個(gè)，只是表示兩種不同的邏輯狀態(tài)。邏輯代數(shù)研究變量之間的羅輯關(guān)系，沒有量值的大小，其最基本的邏輯運(yùn)算有三種：與運(yùn)算、或運(yùn)算和非運(yùn)算。教學(xué)過程：一、與運(yùn)算1、電路圖右圖所示開關(guān)S1和S2只要有一個(gè)不閉合或均不閉合，燈HL就不亮。只有當(dāng)開關(guān)S1和S2都閉合時(shí)，燈HL才亮。ABY0000101001112、真值表用A、B、Y分別表示開關(guān)S1、S2和 燈HL的狀態(tài)。用0表示開關(guān)斷開和燈滅，用1表示開關(guān)閉合和燈亮。3、與邏輯及與運(yùn)算與邏輯關(guān)系指只有當(dāng)一件事情的所有條件全部具備時(shí)，這件事情才發(fā)生。表1-4可用邏輯表達(dá)式表示為：Y=AB稱為與運(yùn)算，與運(yùn)算的規(guī)律是： 00=0 01=0 10=0 11=1邏輯符號(hào)是：二、或運(yùn)算1、電路圖右圖所示開關(guān)S1和S2只要有一個(gè)閉合或兩個(gè)全閉合，燈HL就亮。只有當(dāng)開關(guān)S1和S2都不閉合時(shí)，燈HL才不亮。2、真值表ABY0000111011113、或邏輯及或運(yùn)算或邏輯指當(dāng)決定一件事情的所有條件中，只要具備一個(gè)或一個(gè)以上的條件，這件事情才發(fā)生。邏輯表達(dá)式為： Y=A+B或運(yùn)算的規(guī)律是： 0+0=0 0+1=1 1+0=1 1+1=1邏輯符號(hào)為：三、非運(yùn)算1、電路圖當(dāng)開關(guān)S閉合時(shí)燈HL滅，當(dāng)開關(guān)S斷開時(shí)燈HL亮。2、真值表AY01103、非運(yùn)算邏輯表達(dá)式為：Y=A非運(yùn)算規(guī)律是： 0=1 1=0四、幾種常用的邏輯運(yùn)算1、與非運(yùn)算： Y1=AB 2、或非運(yùn)算： Y2=A+B3、與或非運(yùn)算： Y3=AB+CD 4、異或運(yùn)算： Y4=AB+AB小結(jié)：與、或、非三種邏輯運(yùn)算的真值表、表達(dá)式和邏輯符號(hào)。1-4 基本邏輯公式、定理復(fù)習(xí)舊課：與運(yùn)算、或運(yùn)算和非運(yùn)算的真值表、表達(dá)式和邏輯符號(hào)。新課導(dǎo)入：邏輯代數(shù)和普通代數(shù)一樣，變量都用字母A、B、CX、Y、Z等表示。但是和普通代數(shù)不同的是，邏輯代數(shù)研究變量之間的邏輯關(guān)系，沒有量值的大小，它與普通代數(shù)雖然有相似之處，但是兩者有根本的不同。邏輯代數(shù)有它本身自己的的公式和定理。教學(xué)過程：一、邏輯變量與邏輯函數(shù)1、邏輯變量指在邏輯代數(shù)中，用英文字母表示變量。邏輯變量的取值只有0和1兩個(gè)數(shù)。2、邏輯函數(shù) 一般地，如果輸入邏輯變量A、B、C、取值確定之后，輸出變量Y的值也被惟一的確定了，那么就稱Y是A、B、C、的邏輯函數(shù)。并記作： Y=f（A，B，C，）若兩個(gè)函數(shù)相等，則它們的真值表一定相同；反之，若兩個(gè)函數(shù)的真值表完全相同，則這兩個(gè)函數(shù)一定相等。二、常量之間的關(guān)系與運(yùn)算： 00=0 01=0 10=0 11=1或運(yùn)算： 0+0=0 0+1=1 1+0=1 1+1=1非運(yùn)算： 0=1 1=0三、變量和常量的關(guān)系 A+0=0 A 1=A A+1=1 A 0=0四、運(yùn)算律1、交換律：A B=B A A+B=B+A2、結(jié)合律：（A B） C=A（B C） （A+B）+C=A+（B+C）3、等冪律：A+A=A A A=A4、互補(bǔ)律：A A=0 A+A=15、雙否律：A=A 6、分配律：A（B+C）=A B+A C A+（B C）=（A+B）（A+C）證明：（A+B）（A+C）=AA+AB+AC+BC=A+AB+AC+BC =A（1+B+C）+BC=A+BC7、吸收律：A+AB=A A（A+B）=A A（A+B）=AB A+AB=A+B8、摩根定理：A B=A+B A+B=A B9、冗余律：AB+AC+BC=AB+AC證明：AB+AC+BC=AB+AC+（A+A）BC= AB+ABC+AC+ABC=AB（1+C）+AC（1+B）=AB+AC例1-7解：列出真值表，見P11A+B和A B兩表達(dá)式在A、B 各種取值下是完全相同的，所以： A+B=A B五、關(guān)于等式的三個(gè)規(guī)則1、代入規(guī)則在任何一個(gè)邏輯等式中，如果等式兩邊所有出現(xiàn)的某個(gè)邏輯變量，都用同一個(gè)邏輯式代替，那么新等式仍然成立。2、對(duì)偶規(guī)則對(duì)于給定的邏輯表達(dá)式Y(jié)，如果將Y中的“”換成“+”，“+”換成“”；“0”換成“1”，“1”換成“0”，就得到一個(gè)新的邏輯表達(dá)式Y(jié)，稱Y為Y的對(duì)偶式。3、反演規(guī)則對(duì)于任何一個(gè)邏輯表達(dá)式Y(jié)，如果將原邏輯中的“”換成“+”，“+”換成“”；原變量換成反變量、反變量換成原變量；“0”換成“1”，“1”換成“0”，就可以得到它的反函數(shù)Y。這種方法，叫做反演規(guī)則。小結(jié)：1、 基本邏輯公式、定理；2、 邏輯函數(shù)的三個(gè)規(guī)則。作業(yè)：P27 51-5 邏輯函數(shù)的化簡復(fù)習(xí)舊課：基本邏輯公式、定理。新課導(dǎo)入：一般來說，邏輯函數(shù)的表達(dá)式越簡單，實(shí)現(xiàn)它的電路也越簡單。不僅經(jīng)濟(jì)，而且可靠性高。而化簡邏輯函數(shù)，經(jīng)常用到公式化簡法和卡諾圖化簡法。公式化簡法就是用邏輯代數(shù)中的公式和定理進(jìn)行化簡。教學(xué)過程：一、標(biāo)準(zhǔn)與或表達(dá)式一個(gè)邏輯函數(shù)表達(dá)式的各種形式不同，但邏輯功能是相同的。例： Y=AB+BC 與或表達(dá)式 =（A+B）（B+C） 或與表達(dá)式 =AB+BC 與或非表達(dá)式 =AB BC 與非與非表達(dá)式 =A+B B+C 或非或非表達(dá)式二、邏輯函數(shù)的最簡表達(dá)式1、最簡與或表達(dá)式例如：Y=ABC+ABC+ABC+ABC=AC+AB2、最簡或與表達(dá)式例如：Y= ABC+ABC+ABC+ABC=AC+AB=（A+C）（A+B）3、最簡與或非表達(dá)式例如：Y= ABC+ABC+ABC+ABC=AC+AB=（A+C）（A+B） =AC+AB4、最簡與非與非表達(dá)式例如：Y= ABC+ABC+ABC+ABC=AC+AB=AC AB5、最簡或非或非表達(dá)式例如：Y= ABC+ABC+ABC+ABC=AC+AB=A+C + A+B三、邏輯函數(shù)的公式化簡法1、并項(xiàng)法利用公式A+A=1，將兩項(xiàng)合并為一項(xiàng)，并消除一個(gè)變量。例：Y=ABC+ABC+AC=AC（B+B）+AC=AC+AC=C（A+A）=C2、配項(xiàng)法（1）利用A+A=A，為某項(xiàng)配上其可能合并的項(xiàng)。例：Y=ABC+ABC+ABC+ABC=ABC+ABC+ABC+ABC+ABC+ABC=AB+AC+BC（2）利用B=（A+A）B，為某項(xiàng)配上其所缺的變量，以便化簡。例：Y=AB+AB+BC+BC=AB+AB（C+C）+BC（A+A）+BC =AB+ABC+ABC+ABC+ABC+BC =AB（1+C）+BC（1+A）+AC（B+B） =AB+BC+AC3、吸收法（1）利用公式A+AB=A+B，消除多余變量。例：Y=AB+AC+BC=A（B+C）+BC=ABC+BC=A+BC（2）利用公式A+AB=A，消除多余項(xiàng)。例：Y=AB+ABC+ABCDE=AB（1+C+CDE）=AB4、消除冗余法利用公式AB+AC+BC=AB+AC，將冗余項(xiàng)BC消除。例：Y=AB+BC+AC+ACDE=AB+BC+AC=AB+BC小結(jié)：1、 邏輯函數(shù)的公式化簡法。 2、 作業(yè)：P27 6 1-6 邏輯函數(shù)的表示方法復(fù)習(xí)舊課：1、 利用公式對(duì)邏輯函數(shù)進(jìn)行化簡；2、 卡諾圖的特點(diǎn)及性質(zhì)；3、 利用卡諾圖對(duì)邏輯函數(shù)進(jìn)行化簡。新課導(dǎo)入：前面所學(xué)可知，根據(jù)邏輯函數(shù)的不同特點(diǎn)和具體情況，可用真值表、表達(dá)式、卡諾圖、邏輯圖和波形圖等五種方法來表示。真值表比較容易掌握，表達(dá)式有不同的形式，卡諾圖比較直觀，邏輯圖是運(yùn)算符號(hào)所組成的，而波形圖是表示電平變化的圖形。教學(xué)過程：一、邏輯函數(shù)的表示方法1、邏輯函數(shù)的真值表表示法真值表是把輸入邏輯變量的各種可能取值和對(duì)應(yīng)的邏輯函數(shù)值排列在一起組成的表格。真值表的列寫方法是：n個(gè)輸入變量有2n個(gè)取值。例1-15解：ABY000011101110由表可知，當(dāng)兩個(gè)變量取值不同時(shí)為1，否則為0，此函數(shù)為異或函數(shù)。2、邏輯函數(shù)的表達(dá)式表示法把輸出邏輯變量表示為輸入邏輯變量的與、或、非運(yùn)算組合的表達(dá)形式。（1）、由實(shí)際邏輯問題寫表達(dá)式例1-16解：根據(jù)題意可以知道，只有當(dāng)AB取值為期10時(shí)，輸出Y為1。因此可以寫出輸出函數(shù)表達(dá)式：Y=AB（2）、由真值表寫表達(dá)式例1-17解：由表可知，對(duì)于邏輯輸入變量A、B、C只有三組取值使邏輯函數(shù)Y為1。其邏輯表達(dá)式為：Y=ABC+ABC+ABC3、邏輯函數(shù)的卡諾圖表示法 例1-17的卡諾圖 00 01 11 1000100101 014、邏輯函數(shù)的邏輯圖表示法（圖1-16） 5、邏輯函數(shù)的波形圖表示法二、邏輯函數(shù)表示方法之間的轉(zhuǎn)換1、由真值表到邏輯圖的轉(zhuǎn)換由真值表到邏輯圖轉(zhuǎn)換的一般步驟是：（1） 根據(jù)真值表寫出函數(shù)的表達(dá)式，或者畫出函數(shù)的卡諾圖。（2） 用公式化簡法或卡諾圖化簡法進(jìn)行化簡，求出函數(shù)的最簡表達(dá)式。（3） 根據(jù)函數(shù)的最簡表達(dá)式畫出邏輯圖。例1-18解：（1）根據(jù)題意可以列出真值表，如下表所示。由真值表可以寫出函數(shù)表達(dá)式：ABCY00000010010001111000101111011111 Y=ABC+ABC+ABC+ABC根據(jù)真值表可以畫出函數(shù)的卡諾圖 00 01 11 1000100111 01（2）卡諾圖化簡，合并函數(shù)最小項(xiàng)，得到函數(shù)最簡與或表達(dá)式為： Y=AB+AC+BC（3）畫邏輯圖，如下圖所示：2、由邏輯圖到真值表的轉(zhuǎn)換步驟是；（1） 用逐級(jí)推導(dǎo)法，寫出輸出函數(shù)的表達(dá)式。（2） 進(jìn)行化簡，求出最簡與或表達(dá)式。（3） 將變量的各種可能取值組合代入函數(shù)表達(dá)式進(jìn)行運(yùn)算，并列出函數(shù)的真值表。例1-19解：（1）寫出函數(shù)表達(dá)式： Y=ABBC （2）對(duì)函數(shù)進(jìn)行化簡，寫出最簡與或表達(dá)式 Y=ABBC=AB+BC（4） 代入變量的各種可能取值組合進(jìn)行計(jì)算，列出真值表，如下表：ABCY000000100100 01111000101011011111小結(jié)：1、邏輯函數(shù)的五種表示方法； 作業(yè)：2、邏輯函數(shù)表示方法之間的轉(zhuǎn)換。 P28 8 第二章 邏輯門電路 2-1 分立元件門電路復(fù)習(xí)舊課：與、或、非三種基本邏輯運(yùn)算的真值表、邏輯表達(dá)式、邏輯符號(hào)。新課導(dǎo)入：在數(shù)字電路中，任何復(fù)雜的邏輯電路都是由與門、或門和非門等基本邏輯門電路組成。由這三種最基本的門電路又可以構(gòu)成與非門、或非門、異或門和異或非門等。分立元件門電路是由分立的半導(dǎo)體二極管、三極管和MOS管以及電阻等元件組成。教學(xué)過程：一、二極管與門1、與門的符號(hào)2、電路的真值表3、邏輯表達(dá)式 Y=ABABY0000101001114、波形圖二、二極管或門1、二極管或門符號(hào)2、電路的真值表3、邏輯表達(dá)式 Y=A+B4、波形圖ABY000011101111三、三極管非門1、非門邏輯符號(hào)2、非門真值表AY01103、邏輯表達(dá)式 Y=A四、復(fù)合門電路基本邏輯門電路簡單，缺點(diǎn)是存在電平偏移，帶負(fù)載能力差，工作速度低，可靠性差。非門的優(yōu)點(diǎn)是沒有電平偏移，帶負(fù)載能力強(qiáng)，可靠性高。因此常將二極管與門、或門和三極管非門連接起來，構(gòu)成新的邏輯門電路。1、DTL與非門電路ABY001011101110 真值表 邏輯符號(hào)邏輯表達(dá)式為：Y=AB2、DTL或非門電路ABY001010100110 真值表 邏輯符號(hào)邏輯表達(dá)式為：Y=A+B3、與或非門 表達(dá)式為：Y=AB+CD4、異或門 表達(dá)式為U=AB+A小結(jié)：1、 與門、或門、非門三種基本邏輯門邏輯符號(hào)、工作原理、真值表和表達(dá)式；2、 復(fù)合門電路的真值表和表達(dá)式。作業(yè)：P45 2、3 2-2 TTL集成門電路復(fù)習(xí)舊課：1、 與門、或門、非門三種基本邏輯門電路的電路圖、邏輯符號(hào)、工作原理、真值表和表達(dá)式；2、 復(fù)合門電路的真值表和表達(dá)式。新課導(dǎo)入：TTL門電路是三極管三極管邏輯門電路，這是把電路元件都制作在同一塊硅片上的電路。TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高的優(yōu)點(diǎn)。教學(xué)過程：一、TTL與非門1、TTL與非門電路VB1VB2ABC電路真值表如下：ABY001011101110電路邏輯功能為： Y=AB3、四2輸入與非門74LS00四2輸入與非門74LS00內(nèi)含四個(gè)2輸入與非門，集成電路內(nèi)的四個(gè)與非門互相獨(dú)立，可以單獨(dú)使用。（圖2-10）二、TTL集成門電路的實(shí)用類型1、常用門電路常用集成門電路有與非門、與或非門、異或門等。2、集電極開路門（OC門）下圖電路中，輸出級(jí)三極管集電極是開路的。邏輯功能表達(dá)式為：Y=Y1Y2=ABCD=AB+CD3、TTL集成三態(tài)門（圖2-12）三狀態(tài)輸出與非門簡稱三態(tài)門，又常叫做TS門電路。其輸出除了高電平、低電平兩個(gè)狀態(tài)外，還有第三個(gè)狀態(tài)。稱為高阻態(tài)，也叫做禁止態(tài)。圖2-12（1）電路組成：該電路由兩個(gè)與非門組成，左邊的與非門叫控制門，右邊的與非門叫傳輸門。輸入端A、B為數(shù)據(jù)輸入端；輸入端EN為控制輸入端，或稱為許可端。 （3）真值表ENABY00010011010101101高阻（4）三態(tài)門的應(yīng)用1）、構(gòu)成數(shù)據(jù)總線2）、用作多路開關(guān)3）、用于雙向傳輸小結(jié)：1、 TTL與非門電路的組成、工作原理、邏輯符號(hào)、表達(dá)式及真值表；2、 集電極開路門、TTL集成三態(tài)門的組成、工作原理、邏輯符號(hào)、表達(dá)式和真值表。第三章 組合邏輯電路3-1 組合邏輯電路的分析和設(shè)計(jì)復(fù)習(xí)舊課：1、 分立元件邏輯門電路的邏輯符號(hào)及功能特點(diǎn)；2、 TTL集成門電路的工作原理及功能。新課導(dǎo)入：數(shù)字電路按其邏輯功能和特點(diǎn)的不同可分為組合邏輯電路和時(shí)序邏輯電路兩大類。組合邏輯電路的特點(diǎn)：該電路在任一時(shí)刻的輸出狀態(tài)僅取決于該時(shí)刻電路的輸入信號(hào)，而與信號(hào)作用前電路原來的狀態(tài)無關(guān)。即：1、 輸出、輸入之間沒有反饋通路。2、 電路中沒有記憶元件，只由門電路組成。時(shí)序邏輯電路的特點(diǎn)： 在某一時(shí)刻的輸出狀態(tài)不僅與該時(shí)刻的輸入信號(hào)有關(guān)，還和電路在此輸入信號(hào)作用前的本身狀態(tài)有關(guān)。教學(xué)過程：一、組合邏輯電路的分析組合邏輯電路分析的一般步驟是：（1） 根據(jù)邏輯圖寫出輸出端的邏輯表達(dá)式，一般從輸入到輸出逐級(jí)寫；（2） 根據(jù)需要對(duì)邏輯表達(dá)式進(jìn)行變換和化簡，得出最簡式；（3） 根據(jù)最簡式列出真值表；（4） 根據(jù)真值表或最簡式，確定其邏輯功能。例3-1解；第一步，由電路寫表達(dá)式： M=ABC Y=AM+BM+CM=AABC+BABC+CABC第二步，化簡： Y= AABC+BABC+CABC=ABC（A+B+C） = ABC+ABC第三步，列真值表：ABCYABCY00011000001010100100110001101111第四步，判斷邏輯功能：從表可以看出，只有A=B=C=0和A=B=C=1時(shí)，Y才為1。即當(dāng)A、B、C個(gè)輸入狀態(tài)一致時(shí)，電路才有輸出。因此，該電路是輸入一致檢測(cè)器。二、組合邏輯電路的設(shè)計(jì)設(shè)計(jì)步驟如下：第一步，分析給定的邏輯問題，列出真值表。第二步，根據(jù)真值表寫出組合邏輯電路的函數(shù)表達(dá)式。第三步，化簡或變換邏輯表達(dá)式。第四步，畫出邏輯電路圖。例3-2解：第一步，設(shè)輸入變量為A、B、C，同意為1，不同意為0；輸出變量為Y，通過為1，不通過為0。列出真值表。第二步，根據(jù)真值表寫出表達(dá)式： Y=ABC+ABC+ABC+ABC第三步，用卡諾圖化簡邏輯函數(shù)Y： Y=AB+AC+BCABCYABCY00001000001010110100110101111111第四步，畫邏輯圖：三、組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)1、競(jìng)爭(zhēng)冒險(xiǎn)產(chǎn)生的原因競(jìng)爭(zhēng)冒險(xiǎn)：在組合邏輯電路中，當(dāng)輸入信號(hào)的狀態(tài)改變時(shí)，輸出端可能產(chǎn)生破壞電路原有設(shè)計(jì)功能的過渡干擾脈沖。產(chǎn)生原因：主要是門電路的延時(shí)作用產(chǎn)生的。 由于門電路的延時(shí)作用，使信號(hào)從輸入經(jīng)過不同的通路傳輸?shù)捷敵鏊璧臅r(shí)間不同，可能導(dǎo)致錯(cuò)誤的輸出。（圖3-8、3-9）0型競(jìng)爭(zhēng)冒險(xiǎn)：A+A=1 1型競(jìng)爭(zhēng)冒險(xiǎn)：AA=02、 競(jìng)爭(zhēng)冒險(xiǎn)的判斷（1）邏輯表達(dá)式判別法觀察邏輯函數(shù)表達(dá)式中，是否可能出現(xiàn)A+A或AA的形式。若有，就存在競(jìng)爭(zhēng)冒險(xiǎn)。通常電路能自動(dòng)消除的競(jìng)爭(zhēng)冒險(xiǎn)稱為非臨界競(jìng)爭(zhēng)冒險(xiǎn)，不能自動(dòng)消除的競(jìng)爭(zhēng)冒險(xiǎn)稱為臨界競(jìng)爭(zhēng)冒險(xiǎn)。（2）卡諾圖判別法在邏輯函數(shù)的卡諾圖中，如果兩個(gè)圈中存在相鄰項(xiàng)，并且兩具圈沒有公共部分，那么這兩個(gè)圈的和式存在競(jìng)爭(zhēng)冒險(xiǎn)。3、 競(jìng)爭(zhēng)冒險(xiǎn)的消除小結(jié)：組合邏輯電路的分析和設(shè)計(jì)方法。 作業(yè)：P73 1、3實(shí)驗(yàn)五 組合邏輯電路的設(shè)計(jì)與調(diào)試一、實(shí)驗(yàn)?zāi)康?、掌握用門電路設(shè)計(jì)組合邏輯電路的方法。2、掌握組合邏輯電路的調(diào)試方法。二、實(shí)驗(yàn)儀器與器材數(shù)字實(shí)驗(yàn)儀一臺(tái)，萬用表一只，CC4011、CC4012各4片。三、實(shí)驗(yàn)原理設(shè)計(jì)步驟如下： 第一步，根據(jù)給定的實(shí)際問題做出邏輯說明。第二步，分析給定的邏輯問題，列出真值表。第三步，根據(jù)真值表寫出組合邏輯電路的函數(shù)表達(dá)式并化簡。第四步，根據(jù)集成芯片的類型變換邏輯函數(shù)表達(dá)式并畫出邏輯電路圖。第五步，檢查設(shè)計(jì)的組合邏輯電路是否存在競(jìng)爭(zhēng)冒險(xiǎn)，若有則設(shè)法消除。四、實(shí)驗(yàn)內(nèi)容和步驟1、用與非門設(shè)計(jì)一個(gè)三變量輸入多數(shù)表決的組合邏輯電路，即三個(gè)變量中有兩個(gè)或兩個(gè)以上同意時(shí)，表決通過，輸出為1。畫出實(shí)驗(yàn)電路圖，并測(cè)試實(shí)際結(jié)果。ABCYABCY00001000001010110100110101111111Y=ABC+ABC+ABC+ABC =AB+AC+BC=ABACBC2、已知輸入信號(hào)A、B與輸出信號(hào)Y的邏輯關(guān)系如實(shí)圖8所示，用與非門設(shè)計(jì)一個(gè)具有此邏輯關(guān)系的邏輯電路。畫出實(shí)驗(yàn)電路圖，并測(cè)試實(shí)際結(jié)果。ABY001010101111 Y=AB+AB+AB=AB+A=A+B=AB五、實(shí)驗(yàn)報(bào)告要求1、畫出各個(gè)實(shí)驗(yàn)電路，列表整理實(shí)驗(yàn)測(cè)量結(jié)果。2、總結(jié)本次實(shí)驗(yàn)體會(huì)。六、思考題現(xiàn)要設(shè)計(jì)一個(gè)燈控制電路，要求在三個(gè)不現(xiàn)的地方都能獨(dú)立地控制燈的亮滅，試問用什么門電路來實(shí)現(xiàn)該電路最簡單？畫出電路圖。3-2 加法器復(fù)習(xí)舊課： 組合邏輯電路的分析和設(shè)計(jì)方法。新課導(dǎo)入： 電子數(shù)字計(jì)算機(jī)的加減乘除四則運(yùn)算都可以轉(zhuǎn)化為加法來實(shí)現(xiàn)，因此加法運(yùn)算是最基本的運(yùn)算單元。半加器和全加器又是加法運(yùn)算的核心，它們都是組合邏輯電路。教學(xué)過程：一、 半加器半加器是完成兩個(gè)1位二進(jìn)制相加的組合邏輯電路。所謂半加是指考慮加婁與被加數(shù)，不考慮低位進(jìn)位的加法運(yùn)算。1、 真值表AiBiSiCi0000011010101101 2、 表達(dá)式Si= Ai Bi+ Ai Bi= Ai +BiCi= Ai Bi3、 邏輯圖和邏輯符號(hào) Ai SiBiCi二、 全加器全加運(yùn)算除了完成兩個(gè)1位二進(jìn)制的相加外，還要考慮低位的進(jìn)位。1、真值表Ci-1AiBiSiCi00000001100101001101100101010111001111113、 邏輯表達(dá)式Si= Ai Bi Ci-1+ Ai Bi Ci-1+ Ai Bi Ci-1+ Ai Bi Ci-1= Ai +Bi+ Ci-1Ci= Ai Bi Ci-1+ Ai Bi Ci-1+ Ai Bi Ci-1+ Ai Bi Ci-1=（ Ai+ Bi） Ci-1+ Ai Bi用卡諾圖化簡，可得： 00 01 11 10 Si= Ai Bi Ci-1+ Ai Bi Ci-1+ Ai Bi Ci-1+ Ai Bi Ci-101011010 0100 01 11 10 Ci= Bi Ci-1+ AiCi-1+ Ai Bi 00100111 014、 邏輯圖和邏輯符號(hào)小結(jié)：1、 半加器的真值表、表達(dá)式、邏輯圖和邏輯符號(hào)。2、 全加器的真值表、表達(dá)式、邏輯圖和邏輯符號(hào)。作業(yè)：P73 63-3 數(shù)值比較器復(fù)習(xí)舊課： 加法器的真值表、表達(dá)式、邏輯圖和邏輯符號(hào)。新課導(dǎo)入： 在數(shù)字電路中，經(jīng)常需要對(duì)兩個(gè)數(shù)值進(jìn)行比較，然后根據(jù)比較結(jié)果轉(zhuǎn)向執(zhí)行某種操作。用來進(jìn)行數(shù)值大小比較的邏輯電路稱為數(shù)值比較器，簡稱比較器。教學(xué)過程：一、 1位數(shù)值比較器設(shè)有兩個(gè)1位二進(jìn)制數(shù)A、B，用Y1表示AB，Y2表示A=B，Y3表示AB3，必有AB； 如果A3B3，必有AB； 如果A3=B3，需要再比較A2、B2的大小 只有當(dāng)A3=B3、A2=B2、A1=B1、A0=B0時(shí)，才有A=B1、 真值表（表3-7）3-4 編碼器復(fù)習(xí)舊課： 數(shù)值比較器的真值表、表達(dá)式、邏輯圖。新課導(dǎo)入： 在數(shù)字電路中，經(jīng)常把輸入的各種信號(hào)，例如文字、符號(hào)、十進(jìn)制數(shù)等轉(zhuǎn)換為二進(jìn)制代碼或二十進(jìn)制代碼，這種轉(zhuǎn)換過程稱為編碼。能夠完成編碼功能的組合邏輯電路稱為編碼器。教學(xué)過程：一、 二進(jìn)制編碼器是用二進(jìn)制代碼對(duì)給定的輸入信號(hào)進(jìn)行編碼的邏輯電路。三位二進(jìn)制編碼器：1、真值表信號(hào)Y2Y1Y0A0000A1001A2010A3011A4100A5101A6110A71112、表達(dá)式Y(jié)2=A4+A5+A6+A7Y1=A2+A3+A6+A7 Y0=A1+A3+A5+A7二、 優(yōu)先編碼器指當(dāng)兩個(gè)或多個(gè)輸入端有信號(hào)時(shí)，其輸出總是與優(yōu)先權(quán)最高的那個(gè)輸入端相對(duì)應(yīng)，而與其他輸入端狀態(tài)無關(guān)。3位二進(jìn)制的優(yōu)先編碼器的輸入是8個(gè)要進(jìn)行優(yōu)先編碼的信號(hào)A0、A1、A2、A3、A4、A5、A6、A7，設(shè)A7的優(yōu)先級(jí)別最高，A6次之，A0最低，可列出如下真值表：（表3-9）圖3-23所示是集成8線3線優(yōu)先編碼器74LS148的引出端功能圖。A0A7 是編碼輸入端，低電平有效，編碼的優(yōu)先級(jí)別是從A7到A0遞降，A7為0時(shí)，不管其他值處于何種狀態(tài)，輸出Y2Y0均為0。S為選通輸入端，當(dāng)S=0時(shí)，允許編碼；當(dāng)S=1時(shí)，所有輸出門被封鎖，禁止編碼。小結(jié)：1、 數(shù)值比較器的真值表和表達(dá)式；2、 編碼器的定義、功能及真值表、表達(dá)式。作業(yè)：P73 83-5 譯碼器復(fù)習(xí)舊課：1、 二進(jìn)制編碼器的功能、真值表和表達(dá)式。2、 優(yōu)先編碼器的功能、真值表和集成電路。新課導(dǎo)入： 譯碼和編碼的過程相反，它是把代碼所表示的含義翻譯出來。能實(shí)現(xiàn)譯碼功能的組合邏輯電路稱為譯碼器。教學(xué)過程： 一、二進(jìn)制譯碼器定義：二進(jìn)制譯碼器是把二進(jìn)制代碼翻譯成相應(yīng)信號(hào)的邏輯電路。1、 三位二進(jìn)制代碼譯碼器的組成原理3位二進(jìn)制譯碼器有三個(gè)輸入端A、B、C和八個(gè)輸出端Y0Y7，根據(jù)二進(jìn)制譯碼器的功能，可列出三位二進(jìn)制譯碼器的真值表：ABCY0Y1Y2Y3Y4Y5Y6Y700010000000001010000000100010000001100010000100000010001010000010011000000010111000000012、 邏輯表達(dá)式Y(jié)0=ABC Y1=ABC Y2=ABC Y3=ABCY4=ABC Y5=ABC Y6=ABC Y7=ABC3、 邏輯圖（圖形3-26）三、 顯示譯碼器能把二進(jìn)制代碼翻譯成十進(jìn)制數(shù)碼，或翻譯成相應(yīng)的文字、符號(hào)，再顯示出來。1、 數(shù)碼顯示器件常用的有：輝光數(shù)碼管、熒光數(shù)碼管、發(fā)光二極管和液晶顯示器件等。在數(shù)字電路中，常用的是發(fā)光二極管（LED）和液晶顯示器（LCD）。7段LED數(shù)碼顯示器數(shù)碼管中的二極有共陽極和共陰極兩種接法，如下圖所示：圖中ag用于顯示十進(jìn)制的十個(gè)數(shù)字，h用于顯示小數(shù)點(diǎn)。對(duì)于共陽極數(shù)碼管來說，某一段接低電平時(shí)發(fā)光；對(duì)于共陰極數(shù)碼管，某一段接高電平時(shí)發(fā)光，使用時(shí)每個(gè)發(fā)光二極管應(yīng)串聯(lián)一只100左右的限流電阻。LED顯示器的特點(diǎn)：體積小、壽命長、工作電壓低、響應(yīng)速度快、清晰、工作可靠、顏色豐富。2、顯示譯碼電路（7段顯示譯碼器的基本組成原理）（1）真值表（以共陰極為例）十進(jìn)制數(shù)輸入輸出ABCDabcdefg000001111110100010110000200101101101300111111001401000110011501011011011601101011111701111110000810001111111910011111011常用的7段顯示譯碼器，用于共陰極顯示的型號(hào)有T339、CT1048、CT4048、74LS48等。用于共陽極顯示的型號(hào)有T338、T1247、CT4247、74LS47等。三、4選1數(shù)據(jù)選擇器圖3-33給出了數(shù)據(jù)選擇器的邏輯電路圖，圖中A、B是選擇控制輸入端，D0、D1、D2、D3是數(shù)據(jù)輸入端，Y是輸出端。由邏輯圖可寫出表達(dá)式為： Y=ABD0+ABD1+ABD2+ABD3真值表如表3-13所示。小結(jié)：1、 二進(jìn)制譯碼器的組成原理；2、 顯示譯碼器的顯示器件及工作原理；3、 數(shù)據(jù)選擇器的組成原理。作業(yè)：P73 9第四章 觸發(fā)器復(fù)習(xí)舊課：1、 二進(jìn)制譯碼器的組成原理；2、 顯示譯碼器的顯示器件及工作原理；3、 數(shù)據(jù)選擇器的組成原理。新課導(dǎo)入： 前面所介紹的門電路在某一時(shí)刻的輸出信號(hào)完全取決于該時(shí)刻的輸入信號(hào)，它沒有記憶作用。本章介紹的觸發(fā)器雖然也是由門電路組成，但它卻具有記憶功能。教學(xué)過程： 觸發(fā)器的作用：（1） 具有兩個(gè)穩(wěn)定的工作狀態(tài)。用Q和Q表示。（2） 兩個(gè)穩(wěn)定的工作狀態(tài)可互相轉(zhuǎn)換。觸發(fā)器在某一時(shí)刻的狀態(tài)除了取決于該時(shí)刻輸入端的輸入信號(hào)，還取決于觸發(fā)器狀態(tài)轉(zhuǎn)換前的狀態(tài)。通常我們把觸發(fā)器狀態(tài)轉(zhuǎn)換前的狀態(tài)稱為現(xiàn)態(tài)，用Qn表示；把觸發(fā)器狀態(tài)轉(zhuǎn)換后的狀態(tài)稱為次態(tài)，用Qn+1表示。Qn+1是由輸入信號(hào)及Qn決定的。 （3）具有記憶功能。當(dāng)輸入信號(hào)消失后，觸發(fā)器能把已轉(zhuǎn)換的穩(wěn)定狀態(tài)長期保持下來。 4-1 基本RS觸發(fā)器一、 用或非門組成的基本RS觸發(fā)器1、電路組成 2、 邏輯功能（1）當(dāng)RD=0 ，SD=1時(shí)，觸發(fā)器置1。G2輸出Q=0，G1輸出Q=1，SD稱為置1端，也稱置位端；（2）當(dāng)RD=1，SD=0時(shí)，觸發(fā)器置0。由于RD=1，使G1輸出Q=0，由于Q=0、SD=0，使G2輸出Q=1，觸發(fā)器被置0。使觸發(fā)器處于0狀態(tài)的輸入端RD稱為置0端，也稱復(fù)位端。（3）當(dāng)RD=SD=0時(shí)，觸發(fā)器狀態(tài)保持。即Qn+1=Qn 1）Qn=1、Qn =0時(shí)，G1輸出Q=1，觸發(fā)器保持1狀態(tài)不變。 2）Qn=0、Qn =1時(shí)，G1輸出Q=0，觸發(fā)器保持0狀態(tài)不變。（4）當(dāng)RD=SD=1時(shí)，觸發(fā)器狀態(tài)不確定。 這時(shí)Q=Q=0，觸發(fā)器既不是1狀態(tài)，也不是0狀態(tài)。3、 特性表RD SDQnQn+1說明 0 0 0 00101觸發(fā)器狀態(tài)保持 0 1 0 10111觸發(fā)器置1 1 0 1 00100觸發(fā)器置0 1 1 1 101觸發(fā)器狀態(tài)不定4、特性方程 Qn+1=SD+RD Qn SDRD=0 （約束條件）二、