體系結(jié)構(gòu)試驗報告(cache存儲過程)

1、體系結(jié)構(gòu)實驗報告實驗?zāi)康耐ㄟ^程序，模擬cache存儲過程，并通過控制變量法模擬分析Cache性能實驗步驟：我們要通過老師所給程序進(jìn)行模擬，并通過操作系統(tǒng)試驗中老師所給算法生成出project.txt，并通過project.txt里面的數(shù)據(jù)來模擬程序的局部性等特性。一、 實驗結(jié)果1、 比較關(guān)聯(lián)方式，控制blockSize, CacheSize不變：（1）、Direct_mapped：(2)、Set_associate:(3) 、Fully_associate通過上述三個比較可以看出，各種映射有自己的優(yōu)點。但是不難看出，增大關(guān)聯(lián)度會減小miss rate，但是增加到一定程度又會有抑制作用。2.比較

2、Cache大小對于性能的影響。（1）、Direct_mapped，Cache容量為64時：（2）、Direct_mapped，Cache容量為128時：（3）、Direct_mapped，Cache容量為256時：對比實驗結(jié)果，不難發(fā)現(xiàn)，隨著Cache容量的增加，Cache的命中率一直在提升。分析原因發(fā)現(xiàn)，雖然Cache容量大了，但并不等于其預(yù)存的內(nèi)容增多，所以命中率會上升。3、比較Cache大小對于性能的影響。（1）、Direct_mapped，關(guān)聯(lián)度為1時：（2）、Direct_mapped，關(guān)聯(lián)度為2時：（3）、Direct_mapped，關(guān)聯(lián)度為4時：（4）、Direct_mapped

3、，關(guān)聯(lián)度為8時：（5）、Direct_mapped，關(guān)聯(lián)度為16時：可以看出，隨著關(guān)聯(lián)度的提高，命中率也有所增加。4、比較block Number對于Cache性能影響。（1）、Direct_mapped， block number為1時：（2）、Direct_mapped， block number為2時：（1）、Direct_mapped， block number為4時：通過以上三組數(shù)據(jù)不難看出，當(dāng)block number增加時，命中率明顯增高了。分析原因可知，這是由于程序局部性原理所造成的，當(dāng)一次性多拿些附近的數(shù)據(jù)，會有效的預(yù)測為下次用到的。通過程序可以看出，這種方法會增加程序運行時間

4、。習(xí)題：利用Cache模擬器CacheSimulator程序分析解決：The following C program is run (with no optimizations) on a machine with a cache that has four-word(16-byte)blocks and holds 256 bytes of data:int i, j, c, stride, array256;for (i=0; i10000; i+) for (j=0; j256; j=j+stride) c=arrayj+5;if we consider only the cache a

5、ctivity generated by references to the array and we assume that integers are words, what is the expected miss rate when the cache is direct-mapped and stride=132? How about if stride=131? Would either of these change if the cache were two-way set associative?截取實驗結(jié)果屏幕，分析實驗結(jié)果，寫出實驗報告和實驗心得。1、當(dāng)stride=132

6、時：Cache容量大小為256B，每個塊大小為16B，所以Cache blocks一共有16個。當(dāng)訪問array0和array132時，分別映射到Cache block第0個和第1個塊，因為 (132/4)mod16=1。所以當(dāng)?shù)谝淮畏轿籥rray0時，它會產(chǎn)生一次miss,并將其從memory中取出放入cache，第一次訪問array132時也會產(chǎn)生一次miss，并將其從memory中取出放入cache。以后訪問時都可從cache中找到，所以不論訪問幾次，都是2個miss。1、當(dāng)stride=131時：分析：Cache容量大小為256B，每個塊大小為16B，所以Cache blocks一共有16個。當(dāng)訪問array0和array132時，都將映射到Cache block第0個塊，因為 (132/4)mod16=0。所以當(dāng)?shù)谝淮畏轿籥rray0時，它會產(chǎn)生一次miss,將其從memory中取出存入cache，而當(dāng)其第一次訪問array131時又產(chǎn)生一次miss，又將memory中的存入到cache中，所以之后每次都會miss。實驗總結(jié)：通過此次實