計(jì)算機(jī)組成原理參考試卷-A

1、一、填空題（每空1分，共25分）1計(jì)算機(jī)硬件系統(tǒng)由輸入設(shè)備、輸出設(shè)備、運(yùn)算器、 和存儲(chǔ)器五大部件組成。2在總線判優(yōu)控制中，常見(jiàn)的集中控制優(yōu)先權(quán)仲裁方式有三種，分別為 、 和獨(dú)立請(qǐng)求方式。3動(dòng)態(tài)隨機(jī)存儲(chǔ)器 DRAM芯片是將電信號(hào)存儲(chǔ)于 中，因此需要進(jìn)行 。4. 主機(jī)和I/O進(jìn)行信息通信的控制方式有： 方式 方式和DMA方式。5CPU響應(yīng)中斷及中斷服務(wù)程序中需要保護(hù)現(xiàn)場(chǎng)，保護(hù)現(xiàn)場(chǎng)主要是指對(duì) 和 的保護(hù)。6 DMA用于高速數(shù)據(jù)塊的傳送，直接在主存和 之間進(jìn)行數(shù)據(jù)傳送。DMA的數(shù)據(jù)塊傳送可分為預(yù)處理、數(shù)據(jù)傳送和 三個(gè)階段。7若機(jī)器字長(zhǎng)為8位，采用補(bǔ)碼形式，若數(shù)據(jù)為A7H，則對(duì)應(yīng)的十進(jìn)制整的數(shù)值為 。8

2、. 一個(gè)浮點(diǎn)數(shù)，其尾數(shù)右移2位，欲使其值不變，階碼必須 ；尾數(shù)左移1位，欲使其值不變，階碼必須 。9. 一條機(jī)器指令是由操作碼和 兩部分組成。10如果指令的地址字段直接指出操作數(shù)的內(nèi)存地址，則該尋址方式稱(chēng)為 尋址。11指令尋址是一種較簡(jiǎn)單的尋址方式中，它可分為順序?qū)ぶ泛?兩種。12設(shè)相對(duì)尋址的轉(zhuǎn)移指令占2個(gè)字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是位移量（用補(bǔ)碼表示），每當(dāng)CPU從存儲(chǔ)器取出一個(gè)字節(jié)時(shí)，即自動(dòng)完成（pc）+ 1 pc。設(shè)當(dāng)前指令地址為3008H，要求轉(zhuǎn)移到300FH，則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應(yīng)為 。13CPU從存儲(chǔ)器取出一條指令并執(zhí)行這條指令的時(shí)間和稱(chēng)為 。14微指令的編碼方式分為

3、、 和字段間接編碼方式三種。15控制器由于設(shè)計(jì)與實(shí)現(xiàn)的方法的不同，可分為 控制器、 控制器。16間接尋址的指令周期包括取址周期、 周期和 周期三個(gè)階段。二、單項(xiàng)選擇題（每小題1分，共25分）1 以下選項(xiàng)中屬于馮諾依曼計(jì)算機(jī)特點(diǎn)的是_。A多指令流單數(shù)據(jù)流； B指令和數(shù)據(jù)以同等地位存放于存儲(chǔ)器內(nèi)，并可按地址訪問(wèn)；C堆棧操作； D存貯器按內(nèi)容選擇地址2 對(duì)有關(guān)數(shù)據(jù)加以分類(lèi)、統(tǒng)計(jì)、分析，這屬于計(jì)算機(jī)在_方面的應(yīng)用。A數(shù)值計(jì)算； B輔助設(shè)計(jì)； C數(shù)據(jù)處理； D實(shí)時(shí)控制。3 總線中地址線的作用是_。A只用于選擇存儲(chǔ)器單元； B由設(shè)備向主機(jī)提供地址；C即傳送地址又傳送數(shù)據(jù)；D用于傳送指定存儲(chǔ)器單元和I/O設(shè)

4、備接口電路的地址。4 同步控制是_。A.只適用于CPU控制的方式； B.只適用于外圍設(shè)備控制的方式 C.由統(tǒng)一時(shí)序信號(hào)控制的方式； D.所有指令執(zhí)行時(shí)間都相同的方式 5 存儲(chǔ)周期是指_。A存儲(chǔ)器的寫(xiě)入時(shí)間； B存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作允許的最短間隔時(shí)間；C存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時(shí)間； D指令執(zhí)行時(shí)間。6 主存貯器和CPU之間增加cache的目的是_。A 解決CPU和主存之間的速度匹配問(wèn)題 B 擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量 D 既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量7 存貯器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來(lái)_。A存放數(shù)據(jù)； B存放程序； C存放數(shù)據(jù)

5、和程序； D存放微程序8 存儲(chǔ)單元是指_。A存放一個(gè)二進(jìn)制位的存貯元； B存放一個(gè)存儲(chǔ)字的所有存貯元集合；C存放一個(gè)字節(jié)的所有存貯元集合； D存放兩個(gè)字節(jié)的所有存貯元集合9 CPU響應(yīng)中斷的時(shí)間是_。A中斷源提出請(qǐng)求時(shí)；B取指周期結(jié)束時(shí)；C間址周期結(jié)束時(shí)；D執(zhí)行周期結(jié)束時(shí)10 主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用_，主機(jī)與設(shè)備是串行工作的。A程序查詢方式；B中斷方式；CDMA方式；D通道。11 在中斷周期中，由_將允許中斷觸發(fā)器置“0”。A中斷屏蔽字；B開(kāi)中斷指令；C中斷隱指令12 在機(jī)器數(shù)_中，零的表示形式是唯一的。A原碼 B補(bǔ)碼 C反碼13 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)_來(lái)實(shí)現(xiàn)。A原碼運(yùn)算

6、的二進(jìn)制減法器； B補(bǔ)碼運(yùn)算的二進(jìn)制減法器；C原碼運(yùn)算的十進(jìn)制加法器； D補(bǔ)碼運(yùn)算的二進(jìn)制加法器14 已知X補(bǔ) = 1, 則X的十進(jìn)制數(shù)值是_。A. +155 B. 101 C. 155 D. +10115 某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為_(kāi)。A+（1 2-32） B+（1 2-31） C2-32 D2-3116 算術(shù) / 邏輯運(yùn)算單元ALU可完成_。A算術(shù)運(yùn)算功能； B邏輯運(yùn)算功能； C乘法運(yùn)算和除法運(yùn)算功能；D算術(shù)運(yùn)算功能和邏輯運(yùn)算功能17 下列說(shuō)法中_是正確的。A加法指令的執(zhí)行周期一定要訪存； B加法指令的執(zhí)行周期一定不訪存；C指令的地址碼

7、給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定訪存；D指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期不一定訪存。18 變址尋址方式中，操作數(shù)的有效地址等于_。A基值寄存器內(nèi)容加上形式地址（位移量）； B堆棧指示器內(nèi)容加上形式地址（位移量）C變址寄存器內(nèi)容加上形式地址（位移量）； D程序計(jì)數(shù)器內(nèi)容加上形式地址（位移量）19 用某個(gè)寄存器中的內(nèi)容作為操作數(shù)的尋址方式稱(chēng)為_(kāi)尋址。A直接 B間接 C寄存器直接 D寄存器間接20 執(zhí)行速度最快的尋址方式是_方式。A立即尋址； B變址尋址； C間接尋址； D寄存器尋址21 在CPU中存放指令后繼地址的寄存器是_。A. 主存地址寄存器 B. 程序計(jì)數(shù)器 C. 指

8、令寄存器 D 狀態(tài)條件寄存器22 中央處理器是指_ 。A運(yùn)算器B.控制器 C.運(yùn)算器和存儲(chǔ)器 D.運(yùn)算器和控制器 23 CPU 中通用寄存器的位數(shù)取決于_。 A.存儲(chǔ)容量 B.機(jī)器字長(zhǎng) C.指令的長(zhǎng)度 D.CPU的管腳數(shù) 24 垂直型微指令的特點(diǎn)是_。A微指令格式垂直表示；B控制信號(hào)經(jīng)過(guò)編碼產(chǎn)生； C采用微操作碼；D采用微指令碼。25 以下敘述_是正確的。AI/O一旦發(fā)出中斷請(qǐng)求，CPU在任意機(jī)器周期均立即響應(yīng)； BDMA可用于處理隨機(jī)出現(xiàn)的I/O請(qǐng)求；C中斷方式可用于處理隨機(jī)出現(xiàn)的I/O請(qǐng)求； D程序查詢可保證I/O請(qǐng)求得到及時(shí)處理。三、簡(jiǎn)答題（共10分）1 寫(xiě)出下列英文縮寫(xiě)的中文含義： S

9、RAM、 Cache、 RISC。（3分）2 控制器的主要控制功能有哪幾個(gè)？（4分）3 解釋指令周期、機(jī)器周期、時(shí)鐘周期。（3分）四、綜合題（共40分）注意：A班學(xué)生(含在該班重修“計(jì)算機(jī)組成原理”課程的學(xué)生)做第3、4、5、7、8小題，做其它小題沒(méi)有分。/2/3/4班學(xué)生(含在該班重修“計(jì)算機(jī)組成原理【I】”課程的學(xué)生)做第1、3、5、7、8小題，做其它小題沒(méi)有分。/02/03班學(xué)生(含在該班重修“計(jì)算機(jī)組成原理”課程的學(xué)生)做第1、2、5、6、8小題，做其它小題沒(méi)有分。1.現(xiàn)有1kX4位的靜態(tài)存儲(chǔ)芯片若干片，需要擴(kuò)展成1kX8位的存儲(chǔ)器。要求：（1）計(jì)算所用芯片的片數(shù)。（1分）（2）計(jì)算芯

10、片的地址線根數(shù)、芯片的數(shù)據(jù)線根數(shù)。（2分）（3）計(jì)算存儲(chǔ)器的地址線根數(shù)、存儲(chǔ)器的數(shù)據(jù)線根數(shù)。（2分）（4）正確連接地址線、數(shù)據(jù)線、片選信號(hào)線和讀寫(xiě)控制線。（4分）2.現(xiàn)有1kX8位的靜態(tài)存儲(chǔ)芯片若干片，需要擴(kuò)展成2kX8位的存儲(chǔ)器。要求：（1）計(jì)算所用芯片的片數(shù)。（1分）（2）計(jì)算芯片的地址線根數(shù)、芯片的數(shù)據(jù)線根數(shù)。（2分）（3）計(jì)算存儲(chǔ)器的地址線根數(shù)、存儲(chǔ)器的數(shù)據(jù)線根數(shù)。（2分）（4）說(shuō)明：應(yīng)將存儲(chǔ)器的哪些地址線直接連到存儲(chǔ)芯片上？哪些地址線用來(lái)形成各個(gè)芯片的片選信號(hào)？（2分）（5）正確連接地址線、數(shù)據(jù)線、片選信號(hào)線和讀寫(xiě)控制線。（4分）3. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用(低電

11、平有效)作訪存控制信號(hào)，用作讀/寫(xiě)命令（高電平為讀，低電平為寫(xiě)）?，F(xiàn)有以下存儲(chǔ)芯片：1Kx4位RAM，4Kx8位RAM，8Kx8位RAM，2Kx8位ROM，4Kx8位ROM，8Kx8位ROM及74138譯碼器和各種門(mén)電路，如下圖所示。請(qǐng)從上述規(guī)格中選用合適的芯片，畫(huà)出CPU和存儲(chǔ)芯片的連接圖。現(xiàn)在需要5000H57FFH為系統(tǒng)程序區(qū)，5800H63FFH為用戶程序區(qū)。要求：（1）用二進(jìn)制形式寫(xiě)出系統(tǒng)程序區(qū)和用戶程序區(qū)的地址范圍。（2分）（2）根據(jù)地址范圍的容量以及該范圍在計(jì)算機(jī)系統(tǒng)中的作用，選擇存儲(chǔ)芯片。（2分）（3）分配CPU地址線（也就是說(shuō)明：應(yīng)將存儲(chǔ)器的哪些地址線直接連到存儲(chǔ)芯片上？哪些

12、地址線用來(lái)形成各個(gè)芯片的片選信號(hào)？）。（3分）（5）正確連接地址線、數(shù)據(jù)線、片選信號(hào)線和讀寫(xiě)控制線。（4分）4.假設(shè)主存容量為256KB，Cache容量為4KB，每個(gè)字塊為16個(gè)字，每個(gè)字32位。（1）主存地址有多少位？可容納多少塊？（2分）（2）Cache地址有多少位？可容納多少塊？（2分）（3）在直接映射方式下，主存的第幾塊映射到Cache的第5塊（設(shè)起始字塊為第1塊）？（2分）（4）畫(huà)出直接映射方式下主存地址字段中各段的位數(shù)。（3分）5.已知X=0.1001, Y=-0.1101, 用一位補(bǔ)碼加法方法求X+Y補(bǔ)。（4分）6.設(shè)機(jī)器數(shù)字長(zhǎng)為8位，符號(hào)位為1位，X=，Y=，求X-Y. （6分）7.已知兩浮點(diǎn)數(shù)A=, B=，求A+B. 要求：除階符、數(shù)符外，階碼取3位，尾數(shù)取6位。（6分）8. 某計(jì)算機(jī)的數(shù)據(jù)通路采用不使用CPU內(nèi)部總線的方式，如下圖所示。圖中的各小圓