計(jì)算機(jī)原理：第4章半導(dǎo)體存儲(chǔ)器2014

1、半導(dǎo)體存儲(chǔ)器,第 4 章 半導(dǎo)體存儲(chǔ)器,存儲(chǔ)器,1）微型計(jì)算機(jī)的存儲(chǔ)結(jié)構(gòu) 寄存器位于CPU中 主存由半導(dǎo)體存儲(chǔ)器(ROM/RAM)構(gòu)成 外存由磁盤、光盤、磁帶、磁鼓等大容量存儲(chǔ)器組成，采用磁、光技術(shù)存儲(chǔ) 高速緩存(CACHE)由靜態(tài)RAM芯片構(gòu)成， 分為L1Cache（CPU內(nèi)部）和L2Cache（主板）。 重點(diǎn)介紹半導(dǎo)體存儲(chǔ)器及其組成計(jì)算機(jī)主存技術(shù),CPU（寄存器,CACHE （高速緩存,主存（內(nèi)存,輔存（外存,4.1 存儲(chǔ)器,半導(dǎo)體存儲(chǔ)器的分類,2）半導(dǎo)體存儲(chǔ)器的分類 1）按制造工藝分類 雙極型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 2）按使用屬性分類 隨機(jī)存取存儲(chǔ)

2、器 RAM：可讀可寫、斷電丟失 只讀存儲(chǔ)器 ROM：只讀、斷電不丟失,半導(dǎo)體存儲(chǔ)器,3）半導(dǎo)體存儲(chǔ)器的容量 表示存儲(chǔ)器容量常用：字*位數(shù) 字：一個(gè)獨(dú)立的信息單元，有獨(dú)立統(tǒng)一的地址。 位數(shù)：一個(gè)信息單元的二進(jìn)制長度（一般為1位、4位或8位） 例 一片62256為RAM存儲(chǔ)器，容量為：32K*8 地址線15根 數(shù)據(jù)線8根 RAM的控制信號(hào)線3根( WE、OE、CE,RAM電路結(jié)構(gòu),4.2 RAM電路結(jié)構(gòu) （1）基本概念 MOS型RAM可分為靜態(tài)RAM（SRAM）和動(dòng)態(tài)RAM（DRAM）： SRAM（靜態(tài)RAM）使用觸發(fā)器存儲(chǔ)信息，速度快。如：6264(8K*8)、62256(32K*8)、6201

3、0(128K*8) DRAM（動(dòng)態(tài)RAM) 使用電容存儲(chǔ)信息，電路簡(jiǎn)單，易于集成。因電容有漏電，所以需要定時(shí)刷新。 （2）RAM電路結(jié)構(gòu),單地址譯碼,3）存儲(chǔ)器的內(nèi)部譯碼 一個(gè)1K*1的存儲(chǔ)器，具有1024個(gè)存儲(chǔ)單元，每個(gè)單元為1位，存儲(chǔ)器內(nèi)部可采用單地址譯碼和雙地址譯碼兩種方式。 單地址譯碼,方法：由10根線產(chǎn)生1024根存儲(chǔ)單元選擇線，每根線選中一個(gè)存儲(chǔ)單元。讀寫控制邏輯控制數(shù)據(jù)讀寫。 缺點(diǎn)：引線太多，譯碼器為10:1024,制造較困難,雙地址譯碼,雙地址譯碼 用5根地址線譯碼產(chǎn)生32根行選擇線，用另外5根地址線譯碼產(chǎn)生32根列選擇線，共產(chǎn)生64根地址選擇線。RAM以矩陣形式組織，行選信號(hào)

4、由A0A4形成，列選信號(hào)由A5A9形成。讀寫控制邏輯控制數(shù)據(jù)讀寫。 與單譯碼電路相比譯碼線由1024線減少到64線。 容量特別大時(shí)可采用多地址譯碼,基本存儲(chǔ)單元,4）基本存儲(chǔ)單元 NMOS靜態(tài)RAM的存儲(chǔ)器單元電路,說明： T1,T2為開關(guān)管，T3,T4為負(fù)載管，構(gòu)成兩個(gè)反向器。正反饋連接，構(gòu)成觸發(fā)器。 Xi高電平，T5,T6開關(guān)管導(dǎo)通。Yi為高電平，T7,T8導(dǎo)通，此時(shí)XiYi選中的單元與外部數(shù)據(jù)線連通，可對(duì)該單元進(jìn)行讀寫,62256,4.3 典型存儲(chǔ)器芯片和譯碼芯片 （1）62256 32K*8的CMOS靜態(tài)RAM,62256工作表,27256,2）27256 32K*8 EPROM,74

5、LS138,3）74LS138 3-8譯碼器,8086存儲(chǔ)器系統(tǒng),4.4 8086存儲(chǔ)器系統(tǒng) （1）8086存儲(chǔ)器空間 8086CPU有20根地址線，16根數(shù)據(jù)線，尋址空間為1MB 偶地址數(shù)據(jù)由數(shù)據(jù)線低8位D0D7傳送 奇地址數(shù)據(jù)由數(shù)據(jù)線高8位D8D15傳送 奇、偶地址數(shù)據(jù)存取分別由BHE和A0控制,小模式下存儲(chǔ)器讀寫控制信號(hào),8086系統(tǒng)存儲(chǔ)器讀周期,小模式下8086系統(tǒng)硬件電路,T1,T2,T3,T4,T1,地址,數(shù)據(jù),CLK,M/IO,BHE,AD,ALE,RD,DT/R,DEN,READY,190,8086CPU存儲(chǔ)器讀周期時(shí)序,MEMR,MEMW,M/IO,RD,WR,存儲(chǔ)器連接,2

6、）存儲(chǔ)器連接 例1 由2片62256（32K*8 RAM）組成64K*8 RAM的8086計(jì)算機(jī)存儲(chǔ)器系統(tǒng)連接,存儲(chǔ)器連接,電路說明： 地址信號(hào)A0A19和BHE是8086 CPU經(jīng)鎖存器8282或74LS373鎖存后產(chǎn)生的信號(hào)； 數(shù)據(jù)總線D0D15是8086 CPU的AD0AD15經(jīng)8286或74LS245緩沖后產(chǎn)生的信號(hào)； MEMR和MEMW在最小模式下由8086 CPU的M/IO和RD、WR信號(hào)產(chǎn)生，在最大模式下由8288產(chǎn)生； IC0為偶地址存儲(chǔ)器，其數(shù)據(jù)由數(shù)據(jù)總線低8位傳送。IC1為奇地址存儲(chǔ)器，其數(shù)據(jù)由數(shù)據(jù)總線高8位傳送。由A0和BHE控制寫信號(hào)實(shí)現(xiàn)奇偶地址寫操作； A16A19由

7、74LS138譯碼選中存儲(chǔ)器,全譯碼,3）存儲(chǔ)器空間的使用 全譯碼，采用全地址譯碼方式，計(jì)算機(jī)的全部地址空間都可以使用。 例2 用2片62256（32K*8 RAM）和2片27256（32K*8 EPROM）組成8086計(jì)算機(jī)存儲(chǔ)器系統(tǒng)。要求EPROM的起始地址為F0000H，RAM的起始地址為00000H，使用全地址譯碼方式，試畫出計(jì)算機(jī)的存儲(chǔ)器連接圖，并寫出地址范圍,全譯碼說明,說明 用2片74LS138（三八譯碼器）對(duì)8086計(jì)算機(jī)系統(tǒng)的高四位地址進(jìn)行譯碼，譯出16個(gè)存儲(chǔ)區(qū)。 由A0和BHE與MEMW信號(hào)組合產(chǎn)生寫選通,部分譯碼,部分譯碼 小系統(tǒng)中一般存儲(chǔ)器的容量?jī)H是CPU尋址空間的一部

8、分，這時(shí)可采用部分譯碼電路 例3 用2片62256（32K*8RAM）組成一個(gè)64KB存儲(chǔ)器 1）譯碼器譯碼 IC0和IC1地址為000000FFFFH 和800008FFFFH 地址有重疊,線譯碼,2）線譯碼 IC0和IC1地址范圍為 000000FFFF 200002FFFF 400004FFFF 600006FFFF 800008FFFF A0000AFFFF C0000CFFFF E0000EFFFF 8個(gè)區(qū)互相重疊,線譯碼,不譯碼,3）不譯碼 例4 用2片27256（32K*8 EPROM）組成一個(gè)64KB存儲(chǔ)器 這種譯碼方式將所有的地址空間都分配給了這2片EPROM,不譯碼,作業(yè)4： 試畫出2716、2732、2764、27128、27256、27512、27010、27020、27040芯片的引腳圖和邏輯圖，寫出功能表，并畫出操作時(shí)序。 畫出靜態(tài)RAM 2114、6116、6264芯片的引腳圖和邏輯圖，寫出功能表，并畫出操作時(shí)序。 IBMPC/XT計(jì)算機(jī)擴(kuò)展槽上與存儲(chǔ)器連接的總線信號(hào)為20根地址線A19A0，8根數(shù)據(jù)線D7D0以及控制信號(hào)MEMR