計(jì)算機(jī)組成原理實(shí)驗(yàn)報(bào)告八位補(bǔ)碼加減法器設(shè)計(jì)和實(shí)現(xiàn)

1、計(jì)算機(jī)組成原理實(shí)驗(yàn)報(bào)告八位補(bǔ)碼加減法器設(shè)計(jì)和實(shí)現(xiàn)計(jì)算機(jī)組成原理實(shí)驗(yàn)報(bào)告八位補(bǔ)碼加減法器設(shè)計(jì)和實(shí)現(xiàn) 計(jì)算機(jī)科學(xué)和技術(shù)學(xué)院計(jì)算機(jī)組成原理試驗(yàn)匯報(bào)書(shū)實(shí) 驗(yàn) 名 稱(chēng)八位補(bǔ)碼加/減法器設(shè)計(jì)和實(shí)現(xiàn)班 級(jí)學(xué) 號(hào)姓 名指 導(dǎo) 教 師日 期成 績(jī)?cè)囼?yàn)1八位補(bǔ)碼加/減法器設(shè)計(jì)和實(shí)現(xiàn)一、試驗(yàn)?zāi)繕?biāo)1.掌握算術(shù)邏輯運(yùn)算單元（alu）工作原理。2.熟悉簡(jiǎn)單運(yùn)算器數(shù)據(jù)傳送通路。3.掌握8位補(bǔ)碼加/減法運(yùn)算器設(shè)計(jì)方法。4.掌握運(yùn)算器電路仿真測(cè)試方法二、試驗(yàn)任務(wù)1設(shè)計(jì)一個(gè)8位補(bǔ)碼加/減法運(yùn)算器（1）參考圖1，在quartus ii里輸入原理圖，設(shè)計(jì)一個(gè)8位補(bǔ)碼加/減法運(yùn)算器。（2）創(chuàng)建波形文件，對(duì)該8位補(bǔ)碼加/減法運(yùn)算器進(jìn)行功

2、效仿真測(cè)試。（3）測(cè)試經(jīng)過(guò)后，封裝成一個(gè)芯片。2設(shè)計(jì)8位運(yùn)算器通路電路參考下圖，利用試驗(yàn)任務(wù)1設(shè)計(jì)8位補(bǔ)碼加/減法運(yùn)算器芯片建立運(yùn)算器通路。3利用仿真波形，測(cè)試數(shù)據(jù)通路正確性。設(shè)定各控制信號(hào)狀態(tài)，完成下列操作，要求統(tǒng)計(jì)各控制信號(hào)值立即序關(guān)系。（1）在輸入數(shù)據(jù)in7in0上輸入數(shù)據(jù)后，開(kāi)啟輸入緩沖三態(tài)門(mén)，檢驗(yàn)總線bus7bus0上值和in0in7端輸入數(shù)據(jù)是否一致。（2）給dr1存入55h，檢驗(yàn)數(shù)據(jù)是否存入，請(qǐng)說(shuō)明檢驗(yàn)方法。（3）給dr2存入aah，檢驗(yàn)數(shù)據(jù)是否存入，請(qǐng)說(shuō)明檢驗(yàn)方法。（4）完成加法運(yùn)算，求55h+aah，檢驗(yàn)運(yùn)算結(jié)果是否正確，請(qǐng)說(shuō)明檢驗(yàn)方法。（5）完成減法運(yùn)算，分別求55h-aa

3、h和aah-55h，檢驗(yàn)運(yùn)算結(jié)果是否正確，請(qǐng)說(shuō)明檢驗(yàn)方法。（6）求12h+34h-56h，將結(jié)果存入寄存器r0，檢驗(yàn)運(yùn)算結(jié)果是否正確，同時(shí)檢驗(yàn)數(shù)據(jù)是否存入，請(qǐng)說(shuō)明檢驗(yàn)方法。三、試驗(yàn)要求做好試驗(yàn)預(yù)_，掌握運(yùn)算器數(shù)據(jù)傳送通路和alu功效特征。試驗(yàn)完成，寫(xiě)出試驗(yàn)匯報(bào)，內(nèi)容以下：試驗(yàn)?zāi)繕?biāo)。試驗(yàn)電路圖。按試驗(yàn)任務(wù)3要求，填寫(xiě)下表，以統(tǒng)計(jì)各控制信號(hào)值立即序關(guān)系。表中序號(hào)表示各控制信號(hào)之間時(shí)序關(guān)系。要求一個(gè)控制任務(wù)填一張表，并可用文字對(duì)相關(guān)內(nèi)容進(jìn)行說(shuō)明。序號(hào)nsw-busnr0-busldr0ldr1ldr2mnalu-busin7in0bus7bus0 = 4 * gb3 仿真波形及仿真結(jié)果分析方法、分析

4、過(guò)程和分析結(jié)果。 = 5 * gb3 試驗(yàn)體會(huì)和小結(jié)。 四、試驗(yàn)預(yù)_內(nèi)容1.試驗(yàn)電路設(shè)計(jì)原理及思緒說(shuō)明本試驗(yàn)利用基礎(chǔ)邏輯門(mén)電路設(shè)計(jì)一位全加器（fa），如表1：表1-一位全加器（fa）電路輸入輸出信號(hào)說(shuō)明信號(hào)名稱(chēng)說(shuō)明輸入信號(hào)ai加數(shù)bi加數(shù)ci低位輸入進(jìn)位輸出信號(hào)si和cj運(yùn)算產(chǎn)生進(jìn)位然后以此基礎(chǔ)上實(shí)現(xiàn)八位補(bǔ)碼加/減法器設(shè)計(jì)，考慮到實(shí)現(xiàn)所需既能夠?qū)崿F(xiàn)加法又能夠?qū)崿F(xiàn)減法，所以使用了一個(gè)m輸入來(lái)進(jìn)行方法控制加減。2. 試驗(yàn)電路原理圖試驗(yàn)參考電路以下圖所表示，下圖（a）是1位全加器電路原理圖，圖（b）是由1位全加器采取行波進(jìn)位方法設(shè)計(jì)多位補(bǔ)碼加/減法運(yùn)算器。圖1-多位補(bǔ)碼加/減法運(yùn)算器原理圖圖2-8位

5、運(yùn)算器通路原理圖試驗(yàn)電路功效說(shuō)明表2-一位全加器（fa）功效表輸入輸出cibiaisicj0000000110010100110110010101011100111111表3-m和bi異或關(guān)系原理圖mbim異或bi000011101110當(dāng)m為0時(shí)，bi和m值無(wú)關(guān)，當(dāng)m為1時(shí)，bi取反。也就是當(dāng)m為0時(shí)，實(shí)施加法運(yùn)算，反之進(jìn)行減法運(yùn)算。fa實(shí)現(xiàn)ai和（bi異或m）加法運(yùn)算，再加上ci輸出si表4-圖4功效端口解析接口解析輸入a7.08位信號(hào)輸入（加/被減數(shù)）b7.08位信號(hào)輸入（加/減數(shù)）m控制信號(hào)（0加，1減）輸出s7.0輸出8位計(jì)算結(jié)果over溢出信號(hào)（0不溢出，1溢出）表5-圖3功效端口

6、解析接口解析輸入in7.08位信號(hào)輸入nsw-bus控制輸入信號(hào)（0有效，1無(wú)效）nalu-bus控制輸入信號(hào)（0有效，1無(wú)效）nr0-bus控制輸入信號(hào)（0有效，1無(wú)效）ldr0時(shí)鐘信號(hào)，上升沿有效ldr1時(shí)鐘信號(hào)，上升沿有效ldr2時(shí)鐘信號(hào)，上升沿有效m溢出信號(hào)（0不溢出，1溢出）輸出bus7.08位信號(hào)輸出注：1.74244bagn和bgn接口和74374boen接口全部是低電平有效，nsw-bus，nalu-bus和nr0-bus控制器件輸入，當(dāng)輸入0時(shí)，輸入有效，不然無(wú)效2.74273bclk接口為上升沿有效，當(dāng)ldr時(shí)鐘處于上升沿，即0-1改變時(shí)，輸入有效4. 器件選型本試驗(yàn)用到以

7、下基礎(chǔ)邏輯器件：異或門(mén)，一位加法器fa，7486等表6-一位全加器（fa）電路所用關(guān)鍵器件清單名稱(chēng)說(shuō)明and2二輸入和門(mén)xor2異或門(mén)or2或門(mén)input信號(hào)輸入端子output信號(hào)輸出端子表7-8位補(bǔ)碼加/減法運(yùn)算器器件清單xor2二輸入異或門(mén)fa一位加法器（自選器件）input信號(hào)輸入端子output信號(hào)輸出端子表8-8位運(yùn)算器通路電路input信號(hào)輸入端子output信號(hào)輸出端子8位補(bǔ)碼加/減法運(yùn)算器計(jì)算元件（自選器件）74273b數(shù)據(jù)緩存元件74244b數(shù)據(jù)緩存元件試驗(yàn)方法和試驗(yàn)步驟等本試驗(yàn)利用eda工具軟件（quartus ii 2.0或以上版本）完成，試驗(yàn)分為：原理圖錄入和編輯、仿

8、真波形設(shè)計(jì)及仿真結(jié)果分析這3個(gè)步驟。具體為：（1）原理圖錄入和編譯在eda工具軟件（quartus ii 2.0或以上版本）中，采取原理圖錄入方法，繪制電路原理圖。繪制完成存盤(pán)后進(jìn)行編譯。編譯經(jīng)過(guò)后，能夠進(jìn)行步驟（2）操作。假如編譯不經(jīng)過(guò)，則檢驗(yàn)原理圖，更正錯(cuò)誤后，重新存盤(pán)并編譯。這一過(guò)程反復(fù)進(jìn)行，直至原理圖編譯經(jīng)過(guò)。（2）仿真波形設(shè)計(jì)依據(jù)電路功效，設(shè)定輸入信號(hào)初值后，利用eda工具軟件（quartus ii 2.0或以上版本）波形仿真功效，驗(yàn)證電路正確性。依據(jù)8位補(bǔ)碼加/減法運(yùn)算器功效要求，選定8組輸入信號(hào)初值，以下表所表示：表9-一位全加器（fa）電路仿真波形輸入信號(hào)初值序號(hào)cibiai1

9、0002001301040115100610171108111表10-8位補(bǔ)碼加/減法運(yùn)算器仿真波形輸入信號(hào)初值序號(hào)a（十進(jìn)制）b（十進(jìn)制）m（01信號(hào)）s（二進(jìn)制）溢出102000240200038020004120200151010106501010780101081101010（3）仿真結(jié)果分析在eda工具軟件（quartus ii 2.0或以上版本）中，新建仿真波形文件，按表所表示輸入信號(hào)初值進(jìn)行設(shè)定后，進(jìn)行仿真。閱讀仿真波形，對(duì)照電路功效，進(jìn)行分析并給出結(jié)論。五、試驗(yàn)電路圖依據(jù)電路原理圖，試驗(yàn)時(shí)在quartus ii 2.0環(huán)境里繪制試驗(yàn)電路以下圖所表示。圖3-一位全加器（fa）圖4

10、-8位補(bǔ)碼加/減法運(yùn)算器圖5-8位運(yùn)算器通路電路仿真調(diào)試過(guò)程、仿真結(jié)果分析和仿真測(cè)試結(jié)論在quartus ii 2.0中新建仿真波形文件，以下圖6示。圖6-一位全加器（fa）仿真結(jié)果分析圖所表示仿真波形，可得到下表所表示試驗(yàn)結(jié)果。表11-一位全加器（fa）電路仿真試驗(yàn)結(jié)果輸入輸出周期時(shí)間cibiaisicj10-800ns000002800ns-1.6s0011031.6s -2.4s0101042.4s -3.2s0110153.2s -4.0s1001064.0s -4.8s1010174.8s -5.6s1100185.6s -6.4s11111將表9和表11相對(duì)照，可知一位全加器fa正

11、確。在quartus ii 2.0中新建仿真波形文件，以下圖7所表示。圖7-8位補(bǔ)碼加/減法運(yùn)算器仿真結(jié)果分析圖所表示仿真波形，可得到下表所表示試驗(yàn)結(jié)果表12-八位補(bǔ)碼加/減法器電路仿真試驗(yàn)結(jié)果輸入輸出周期時(shí)間abmsover105ns020002510ns40200031015ns80200041520ns120200152025ns10101062530ns50101073035ns80101083540ns1101010表統(tǒng)計(jì)試驗(yàn)結(jié)果和上面計(jì)算數(shù)據(jù)中要求值一致。經(jīng)分析比較可知，此次試驗(yàn)設(shè)計(jì)電路實(shí)現(xiàn)了八位補(bǔ)碼加/減法器功效。8位運(yùn)算器通路電路(1)首先對(duì)建立好通路進(jìn)行仿真波形圖測(cè)試，測(cè)試結(jié)

12、果圖8所表示。并檢驗(yàn)數(shù)據(jù)是否一致圖8-8位運(yùn)算器通路電路仿真結(jié)果檢驗(yàn)圖8，可知輸入in和輸出bus一致，數(shù)據(jù)一致(2)給dr1存入55h，檢驗(yàn)數(shù)據(jù)是否存入，請(qǐng)說(shuō)明檢驗(yàn)方法。檢驗(yàn)方法：在dr1中存入55h，同時(shí)在dr2中存入00h，檢測(cè)總線輸出數(shù)即為存入數(shù)據(jù)，波形圖以下圖9：圖9表13-時(shí)序關(guān)系圖序號(hào)nsw-busnr0-busldr0ldr1ldr2controlnalu-busin7.0bus7.0100上升沿000155h55h2100上升沿00100hzzh300上升沿000100h00h41000上升沿0155hzzh5100000055h55h(3)給dr2存入aah，檢驗(yàn)數(shù)據(jù)是否存

13、入，請(qǐng)說(shuō)明檢驗(yàn)方法。和檢測(cè)dr1相同，圖10圖10表14-時(shí)序關(guān)系圖序號(hào)nsw-busnr0-busldr0ldr1ldr2controlnalu-busin7.0bus7.0100上升沿000100h00h2100上升沿00100hzzh300上升沿0001aahaah41000上升沿01aahzzh51000000aahaah(4)完成加法運(yùn)算，求55h+aah，檢驗(yàn)運(yùn)算結(jié)果是否正確，請(qǐng)說(shuō)明檢驗(yàn)方法。波形圖以下：圖11表15-時(shí)序關(guān)系圖序號(hào)nsw-busnr0-busldr0ldr1ldr2controlnalu-busin7.0bus7.0100上升沿000155h00h2100上升沿0

14、0100h00h300上升沿000100h00h41000上升沿01aah00h5100000000hffh(5)完成減法運(yùn)算，分別求55h-aah和aah-55h，檢驗(yàn)運(yùn)算結(jié)果是否正確，請(qǐng)說(shuō)明檢驗(yàn)方法。55h-aah波形圖以下：表16-時(shí)序關(guān)系圖序號(hào)nsw-busnr0-busldr0ldr1ldr2controlnalu-busin7.0bus7.0100上升沿001155h00h2100上升沿01100h00h300上升沿001100h00h41000上升沿11aah00h5100001000habhaah-55h波形圖以下：表17-時(shí)序關(guān)系圖序號(hào)nsw-busnr0-busldr0ld

15、r1ldr2controlnalu-busin7.0bus7.0100上升沿001155h00h2100上升沿01100h00h300上升沿001100h00h41000上升沿11aah00h5100001000h55h(6)求12h+34h-56h，將結(jié)果存入寄存器r0，檢驗(yàn)運(yùn)算結(jié)果是否正確，同時(shí)檢驗(yàn)數(shù)據(jù)是否存入，請(qǐng)說(shuō)明檢驗(yàn)方法。計(jì)算結(jié)果：12h+34h-56h波形圖以下：表18-時(shí)序關(guān)系圖序號(hào)nsw-busnr0-busldr0ldr1ldr2controlnalu-busin7.0bus7.0100上升沿000012h12h2100上升沿00000hzzh300上升沿000034h34h41000上升沿0000hzzh510上升沿000000h46h61000上升沿0100hzzh700上升沿000156h56h8100上升沿00100hzzh9100000100hf0h試驗(yàn)體會(huì)和小結(jié)經(jīng)過(guò)這次運(yùn)算器計(jì)算機(jī)組成原理試驗(yàn)，我對(duì)quartus2軟件使用愈加得心應(yīng)手，學(xué)會(huì)在這之上用門(mén)電路搭建和