華僑大學(xué)微電子器件與電路實(shí)驗(yàn)實(shí)驗(yàn)報(bào)告IC2019實(shí)驗(yàn)3

1、實(shí)驗(yàn)報(bào)集微電子器件與電路實(shí)學(xué)實(shí)驗(yàn)時(shí)姓2019.5 實(shí)驗(yàn)報(bào)告 實(shí)驗(yàn)操作 教師簽字 實(shí)驗(yàn)三 集成MOSFET IV特性分析 實(shí)驗(yàn)名稱(1)計(jì)算機(jī) (2)操作系統(tǒng)：Centos 實(shí)驗(yàn)設(shè)備(3)軟件平臺(tái)：Cadence Virtuoso (4)工藝模型TSMC RF0.18um 1.掌握集成NMOS和PMOS在強(qiáng)反型、中反型、弱反型以及線性區(qū)的IV特性 實(shí)驗(yàn)?zāi)康?.對(duì)比長(zhǎng)溝道器件和短溝道器件的溝道長(zhǎng)度調(diào)制效應(yīng)對(duì)IV特性的影響 3.強(qiáng)反型條件下，MOSFET電流隨溫度漂移特性 實(shí) 驗(yàn) 要 求 1. 實(shí)驗(yàn)前按要求閱讀器件說(shuō)明文檔，閱讀實(shí)驗(yàn)操作文檔，熟悉實(shí)驗(yàn)過(guò)程及操作步驟 2. 實(shí)驗(yàn)過(guò)程中按實(shí)驗(yàn)報(bào)告要求操作

2、、仿真、記錄數(shù)據(jù)(波形) 3. 實(shí)驗(yàn)結(jié)果經(jīng)指導(dǎo)老師檢查、驗(yàn)收，經(jīng)允許后方可關(guān)機(jī)，離開(kāi)實(shí)驗(yàn)室 ，3、實(shí)驗(yàn)后按要求處理數(shù)據(jù)和波形，回答問(wèn)題。實(shí)驗(yàn)報(bào)告打印后，于下次實(shí)驗(yàn)時(shí)間繳交。 實(shí) 驗(yàn) 內(nèi) 容： 實(shí)驗(yàn)3.1 強(qiáng)反型條件下MOS IV特性曲線 實(shí)驗(yàn)3.2 中反型條件下MOS IV特性曲線 實(shí)驗(yàn)3.3 弱反型條件下MOS IV特性曲線 指定尺寸的NMOS和PMOS在指定偏置條件下，對(duì)VGS電壓進(jìn)行DC分析，使器件分別工作于強(qiáng)、中和弱反型區(qū)，測(cè)試MOSFET IDS電流隨VGS變化曲線，并回答思考題。 實(shí)驗(yàn)3.4 線性區(qū)條件下MOS IV特性曲線 指定尺寸的NMOS和PMOS在指定偏置條件下工作于指定區(qū)

3、間，對(duì)VGS電壓進(jìn)行DC分析，測(cè)試MOSFET IDS電流隨VGS變化曲線，并回答思考題。 實(shí)驗(yàn)3.5 MOSFET溝道長(zhǎng)度的影響 指定尺寸的NMOS和PMOS偏置在飽和區(qū)，對(duì)VDS進(jìn)行DC分析，測(cè)試測(cè)試MOSFET IDS電流隨VDS變化曲線，對(duì)比溝道長(zhǎng)度調(diào)制效應(yīng)對(duì)長(zhǎng)溝道器件和短溝道器件的影響，并回答思考題。 實(shí)驗(yàn)3.6 強(qiáng)反型條件下溫度對(duì)MOS IV特性影響 指定尺寸的NMOS和PMOS偏置在飽和區(qū)，對(duì)溫度進(jìn)行DC分析，分析溫度對(duì)IDS的影響。 華僑大學(xué)信息科學(xué)與工程學(xué)院電子工程系 2019LAB3 )實(shí)驗(yàn)報(bào)告 微電子器件與電路實(shí)驗(yàn)(集成華僑大學(xué)電子工程系 實(shí)驗(yàn)3.1 強(qiáng)反型條件下MOSF

4、ET IV特性分析 實(shí)驗(yàn)?zāi)康模?使用MOSFET構(gòu)建MOSFET工作于強(qiáng)反型區(qū)的電路結(jié)構(gòu) 對(duì)MOSFET的過(guò)驅(qū)動(dòng)電壓進(jìn)行DC掃描分析，得到MOSFET工作與強(qiáng)反型區(qū)的IDS-VGS輸出特性曲線，深入了解MOSFET的電學(xué)特性。 實(shí)驗(yàn)器件：TSMC 0.18um工藝混合信號(hào)工藝，MOS溝道長(zhǎng)度L=10um，寬度W=100um的nmos2v和pmos2v器件，連接電路時(shí)，確保器件的源端和襯底端相連。 仿真分析：在Cadence Virtuoso Schematic Editing中構(gòu)建MOSFET工作與飽和區(qū)的偏置電路，MOSFET溝道長(zhǎng)度L=10um，溝道寬帶為100um。調(diào)用Cadence V

5、irtuoso ADE使用Spectre軟件對(duì)過(guò)驅(qū)動(dòng)電壓進(jìn)行DC直流掃描，范圍從0.15V-0.3V，使 漏端電流波形。MOSFETMOSFET工作于強(qiáng)反型區(qū)，并輸出數(shù)據(jù)記錄：【10%】 強(qiáng)反型下強(qiáng)反型下波形記錄：記錄每個(gè)NMOS漏端電流和過(guò)驅(qū)動(dòng)電壓關(guān)系(ID單位為uA，精確到0.1uA) V OV0.150V 0.175V 0.200V 0.225V 0.250V 0.275V 0.300V NMOS ID I仿真 - I %仿真 - I %理論 - 33.33% 28.57% 25.00% 22.22% 20.00% 18.18% PMOS漏端電流和過(guò)驅(qū)動(dòng)電壓關(guān)系(ID單位為uA，精確到0

6、.1uA) V OV0.150V 0.175V 0.200V 0.225V 0.250V 0.275V 0.300V PMOS ID 仿真 I- I %仿真 - I %理論 - 33.33% 28.57% 25.00% 22.22% 20.00% 18.18% 對(duì)應(yīng)點(diǎn)的電流。Vov=0.300V特性波形，并抓取Vov=0.200V和MOS IV對(duì)應(yīng)100u/10u nmos在強(qiáng)反型區(qū)的IV特性曲線。 此處貼波形，注意：背景反成白色波形加粗抓取Vov=0.2和0.3V條件下ID圖片可沿對(duì)角拉伸(本行可刪除) 2 / 9 電學(xué)特性分析集成實(shí)驗(yàn)學(xué)年第二學(xué)期2018-2019 3 MOSFET1525

7、596LAB3 Page課程編號(hào) 2019LAB3 )實(shí)驗(yàn)報(bào)告 微電子器件與電路實(shí)驗(yàn)(集成華僑大學(xué)電子工程系 IV特性曲線。對(duì)應(yīng)100u/10u pmos在強(qiáng)反型區(qū)的實(shí)驗(yàn)的電學(xué)特性。時(shí)，確保器件的源端和襯底端相連。，仿真分析：在溝道寬帶為MOSFET數(shù)據(jù)記錄：中反型下中反型下 ) (本行可刪除條件下ID圖片可沿對(duì)角拉伸0.3V此處貼波形，注意：背景反成白色波形加粗抓取Vov=0.2和 MOSFET IV特性分析3.2 中反型條件下 實(shí)驗(yàn)?zāi)康模?MOSFET工作于中反型區(qū)的電路結(jié)構(gòu)使用MOSFET構(gòu)建MOSFET輸出特性曲線，深入了解MOSFET工作與中反型區(qū)的IDS-VGSMOSFET對(duì)的過(guò)驅(qū)

8、動(dòng)電壓進(jìn)行DC掃描分析，得到 器件，連接電路pmos2v的nmos2v和工藝混合信號(hào)工藝，MOS溝道長(zhǎng)度L=10um，寬度W=100um實(shí)驗(yàn)器件：TSMC 0.18um L=10um工作與飽和區(qū)的偏置電路，MOSFET溝道長(zhǎng)度Cadence Virtuoso Schematic Editing中構(gòu)建MOSFET，使0.0V-0.15VDC直流掃描，范圍從Virtuoso ADE使用Spectre軟件對(duì)過(guò)驅(qū)動(dòng)電壓進(jìn)行100um。調(diào)用Cadence 漏端電流波形。工作于中反型區(qū)，并輸出MOSFET 】【10%0.1uA) uA單位為，精確到NMOS漏端電流和過(guò)驅(qū)動(dòng)電壓關(guān)系(IDV OV0V 0.0

9、25V 0.050V 0.075V 0.100V 0.125V 0.150V NMOS ID I仿真 - I %仿真- I %理論- - 200% 100% 66.67% 50.00% 40.00% 0.1uA) ，精確到單位為uAPMOS漏端電流和過(guò)驅(qū)動(dòng)電壓關(guān)系(ID VOV0V 0.025V 0.050V 0.075V 0.100V 0.125V 0.150V PMOS ID I仿真 - I %仿真- I %理論- - 200% 100% 66.67% 50.00% 40.00% 3 / 9 MOSFET3 2018-2019學(xué)年第二學(xué)期實(shí)驗(yàn)集成電學(xué)特性分析1525596LAB3 Page

10、課程編號(hào) 2019LAB3 實(shí)驗(yàn)報(bào)告(集成)華僑大學(xué)電子工程系 微電子器件與電路實(shí)驗(yàn) 對(duì)應(yīng)點(diǎn)的電流。和Vov=0.150V波形記錄：記錄每個(gè)MOS IV特性波形，并抓取Vov=0.050V 特性曲線。在弱反型區(qū)的IV對(duì)應(yīng)100u/10u nmos實(shí)驗(yàn)的電學(xué)特性。L=0.18umADE仿真分析：在使用電流波形。) 本行可刪除圖片可沿對(duì)角拉伸(和0.15V條件下ID此處貼波形，注意：背景反成白色波形加粗抓取Vov=0.05 IV特性曲線。對(duì)應(yīng)100u/10u pmos在弱反型區(qū)的) (本行可刪除0.15V條件下ID圖片可沿對(duì)角拉伸此處貼波形，注意：背景反成白色波形加粗抓取Vov=0.05和 特性分

11、析弱反型條件下3.3 MOSFET IV 實(shí)驗(yàn)?zāi)康模?的電路結(jié)構(gòu)(亞閾值)使用MOSFET構(gòu)建MOSFET工作于中弱型區(qū)MOSFET輸出特性曲線，深入了解工作與弱反型區(qū)的IDS-VGSMOSFET的過(guò)驅(qū)動(dòng)電壓進(jìn)行DC掃描分析，得到MOSFET對(duì) 器件；溝道長(zhǎng)度和pmos2v，寬度W=100um的nmos2vMOS實(shí)驗(yàn)器件：TSMC 0.18um工藝混合信號(hào)工藝，溝道長(zhǎng)度L=10um 連接電路時(shí)，確保器件的源端和襯底端相連。pmos2v和器件.，寬度W=1.8um的nmos2vVirtuoso 工作與飽和區(qū)的偏置電路。調(diào)用Cadence Schematic Cadence Virtuoso Ed

12、iting中構(gòu)建MOSFET漏端MOSFET工作于弱反型區(qū)，并輸出-0.40V0.00V，使MOSFET直流掃描，范圍從Spectre軟件對(duì)過(guò)驅(qū)動(dòng)電壓進(jìn)行DC 】【15%數(shù)據(jù)記錄： 4 / 9 MOSFET3 2018-2019學(xué)年第二學(xué)期實(shí)驗(yàn)集成電學(xué)特性分析1525596LAB3 Page課程編號(hào) 2019LAB3 )實(shí)驗(yàn)報(bào)告微電子器件與電路實(shí)驗(yàn)(集成華僑大學(xué)電子工程系 ）mV,精確到1mV，電壓?jiǎn)挝粸楸?-3 MOSFET弱反型區(qū)導(dǎo)電特性（電流單位uA，精確到0.01uAV100u/10u 1.8u/0.18u MOSFETV100u/10u 1.8u/0.18u 值擺幅亞閾值擺幅多。 O

13、V-0.300 V -0.250 V -0.200V -0.150V -0.100V -0.050V 0.000V 亞閾值擺幅S Vov 使器件截止時(shí)的 亞閾值擺幅S 使器件截止時(shí)的Vov S 亞閾值擺幅 ），精確到0.01uA弱反型區(qū)導(dǎo)電特性（電流單位uA OV-0.300 V -0.250 V -0.200V -0.150V -0.100V -0.050V 0.000V S 亞閾值擺幅 Vov 使器件截止時(shí)的 S 亞閾值擺幅 Vov 使器件截止時(shí)的 ) (亞閾值擺幅抓取亞閾值區(qū)電流下降一個(gè)數(shù)量級(jí)所需要vov的變化量波形記錄:值，確定亞閾Vov和0.1uA對(duì)應(yīng)的對(duì)應(yīng)100u/10u nmos

14、在亞閾值區(qū)的IV特性曲線，并抓取ID=1uA 。S) 本行可刪除圖片可沿對(duì)角拉伸(此處貼波形，注意：背景反成白色波形加粗抓取電流下降一個(gè)數(shù)量級(jí)的Vov 值，確定對(duì)應(yīng)的Vov特性曲線，并抓取ID=1uA和0.1uA在亞閾值區(qū)且的對(duì)應(yīng)1.8u/0.18u nmosIV S。) 本行可刪除(此處貼波形，注意：背景反成白色波形加粗抓取電流下降一個(gè)數(shù)量級(jí)的Vov圖片可沿對(duì)角拉伸 相比，是比較大還是比較小還是差不器件的亞閾值擺率S1.8u/0.18u 100u/10u和NMOS：思考題3.4 】【5%)10(亞電流變化倍對(duì)應(yīng)的VGS變化量。從器件物理角度解釋該現(xiàn)象。 5 / 9 MOSFET3 2018-

15、2019學(xué)年第二學(xué)期實(shí)驗(yàn)集成電學(xué)特性分析1525596LAB3 Page課程編號(hào) 2019LAB3 )實(shí)驗(yàn)報(bào)告 微電子器件與電路實(shí)驗(yàn)(集成華僑大學(xué)電子工程系實(shí)驗(yàn)的電學(xué)特性。L=0.18um仿真分析：在使用端電流波形。數(shù)據(jù)記錄：線性區(qū)下V1.8u/0.18u 線性區(qū)下V1.8u/0.18u MOS IVMOS IV ADE漏 MOSFET IV特性分析3.4 線性區(qū)條件下 實(shí)驗(yàn)?zāi)康模?MOSFET工作于線性區(qū)的電路結(jié)構(gòu)使用MOSFET構(gòu)建MOSFETIDS-VGS輸出特性曲線，深入了解掃描分析，得到MOSFET工作于線性區(qū)的的過(guò)驅(qū)動(dòng)電壓進(jìn)行對(duì)MOSFETDC 器件；溝道長(zhǎng)度和pmos2vW=10

16、0um的nmos2vTSMC 0.18um工藝混合信號(hào)工藝，MOS溝道長(zhǎng)度L=10um，寬度實(shí)驗(yàn)器件： 連接電路時(shí)，確保器件的源端和襯底端相連。.和pmos2v器件，寬度W=1.8um的nmos2vVirtuoso MOSFET工作于線性區(qū)的偏置電路。調(diào)用Cadence Cadence Virtuoso Schematic Editing中構(gòu)建MOSFET，使MOSFET工作于深度線性區(qū)，并輸出Spectre軟件對(duì)過(guò)驅(qū)動(dòng)電壓進(jìn)行DC直流掃描，范圍從0.150V0.30V 】【15%0.1uA) ，精確到單位為uANMOS漏端電流和過(guò)驅(qū)動(dòng)電壓關(guān)系(ID OV0.150V 0.175V 0.200

17、V 0.225V 0.250V 0.275V 0.300V 100u/10u I - I - 0.1uA) uA，精確到漏端電流和過(guò)驅(qū)動(dòng)電壓關(guān)系(ID單位為PMOS OV0.150V 0.175V 0.200V 0.225V 0.250V 0.275V 0.300V 100u/10u I - I - ID ID扣去前一列的為Vov增加時(shí)電流的增量，計(jì)算時(shí)可以用后一列注：I 思考題：是不斷增加，還是不斷減小，還是大致相同？從I對(duì)NMOS器件，過(guò)驅(qū)動(dòng)電壓增加時(shí)，思考題3.1 】【5%特性方程解釋該現(xiàn)象。 是不斷增加，還是不斷減小，還是大致相同？從器件，過(guò)驅(qū)動(dòng)電壓增加時(shí)，Ron思考題3.2 對(duì)NMO

18、S 】【5%Ron特性方程和電學(xué)角度解釋該現(xiàn)象。如果要進(jìn)一步減小，電學(xué)上應(yīng)該采用什么方法？ 6 / 9 MOSFET3 2018-2019學(xué)年第二學(xué)期實(shí)驗(yàn)集成電學(xué)特性分析1525596LAB3 Page課程編號(hào) 2019LAB3 實(shí)驗(yàn)報(bào)告集成)華僑大學(xué)電子工程系 微電子器件與電路實(shí)驗(yàn)(器件的性區(qū)的導(dǎo)通電阻，通過(guò)歐姆定律可以知道實(shí)驗(yàn)學(xué)特性。長(zhǎng)度確保器件的源端和襯底端相連。仿真分析：在使用數(shù)據(jù)記錄：表格1.8u/0.18u ADENMOSRon比，是PMOS器件的思考題3.3 對(duì)比NMOS器件和PMOS器件在相同過(guò)驅(qū)動(dòng)電壓條件下的Ron 在線為MOS特性方程和電學(xué)角度解釋該現(xiàn)象。注RonRon大，

19、還是小，還是大致相同？從MOS IV/IRon=V 5%】【DDS 3.5 MOSFET 溝道長(zhǎng)度調(diào)制效應(yīng)影響 實(shí)驗(yàn)?zāi)康模?MOSFET工作于飽和區(qū)的電路結(jié)構(gòu)使用MOSFET構(gòu)建的電MOSFETIDS-VDSMOSFET工作于線性區(qū)的輸出特性曲線，深入了解MOSFET的VD電壓進(jìn)行DC掃描分析，得到對(duì) 溝道MOS和pmos2v器件；溝道長(zhǎng)度L=10um，寬度W=100um的nmos2v實(shí)驗(yàn)器件：TSMC 0.18um工藝混合信號(hào)工藝，MOS連接電路時(shí)，.pmos2v器件寬度W=1.8um的nmos2v和，L=1um，寬度W=10um的nmos2v和pmos2v器件溝道長(zhǎng)度L=0.18um Vi

20、rtuoso 工作于飽和區(qū)的偏置電路。調(diào)用Cadence Virtuoso Schematic Editing中構(gòu)建MOSFETCadence 漏端電流波形。，并輸出MOSFET電壓進(jìn)行DC直流掃描，范圍從0.50V1.50VSpectre軟件對(duì)VD 15%】【 0.01uA）3-5 長(zhǎng)溝道和短溝道器件溝道長(zhǎng)度調(diào)制效應(yīng)對(duì)比（電流單位uA，結(jié)果精確到NMOS VD 0.3 0.5 0.7 0.9 1.1 1.3 1.5 VDS 0.3 0.5 0.7 0.9 1.1 1.3 1.5 100u/10u ID ID - ID/ID - 10u/1u ID ID - ID/ID - ID ID - I

21、D/ID - 7 / 9 MOSFET3 2018-2019學(xué)年第二學(xué)期實(shí)驗(yàn)集成電學(xué)特性分析1525596LAB3 Page課程編號(hào) 2019LAB3 實(shí)驗(yàn)報(bào)告集成)華僑大學(xué)電子工程系 微電子器件與電路實(shí)驗(yàn)(PMOS 1.8u/0.18u 注意注意件的斜率變化比較大？為什么？實(shí)驗(yàn)學(xué)特性。時(shí)，確保器件的源端和襯底端相連。仿真分析：在溝道寬帶為MOSFET數(shù)據(jù)記錄：VD 0.3 0.5 0.7 0.9 1.1 1.3 1.5 VDS 1.5 1.3 1.1 0.9 0.7 0.5 0.3 100u/10u ID ID - ID/ID - 10u/1u ID ID - ID/ID - ID ID - ID/ID - 的比值ID前一列IDID/ ID表示漏端電流增量變化曲線的斜率，哪種器VDS器件的ID隨10u/1u、1.8u/0.18u的NMOS100u/10u思考題3.5：分析、 】【5% 特性隨溫度漂移特性強(qiáng)反型條件下MOSFET IV3.6 實(shí)驗(yàn)?zāi)康模?工作于強(qiáng)反型區(qū)的電路結(jié)構(gòu)構(gòu)建MOSFET