數(shù)字電路基礎(chǔ)知識(shí)ppt課件

1、第 8 章數(shù)字電路基礎(chǔ)知識(shí),本章學(xué)習(xí)目標(biāo),12.1數(shù)字電路概述,12.2二進(jìn)制數(shù),12.3基本邏輯門電路,12.4組合邏輯門電路,12.5邏輯代數(shù)及其在邏輯電路中的應(yīng)用,本章小結(jié),本章學(xué)習(xí)目標(biāo),了解數(shù)字電路的特點(diǎn)，理解數(shù)字信號(hào)與模擬信號(hào)的區(qū)別。,2掌握二進(jìn)制數(shù)的表示方法以及二進(jìn)制數(shù)的四則運(yùn)算。,3掌握基本邏輯門電路的邏輯功能、圖形符號(hào)、真值表、邏輯函數(shù)表達(dá)式。,4掌握簡(jiǎn)單組合邏輯門電路的邏輯功能、圖形符號(hào)，了解數(shù)字集成電路的特點(diǎn)及參數(shù)。,理解邏輯代數(shù)的基本定律，掌握用邏輯代數(shù)化簡(jiǎn)組合邏輯電路的方法。,12.1數(shù)字電路概述,12.1.1數(shù)字電路及其特點(diǎn),12.1.2數(shù)字電路的發(fā)展和應(yīng)用,12.1

2、.1數(shù)字電路及其特點(diǎn),電子線路中的電信號(hào)有兩大類：模擬信號(hào)和數(shù)字信號(hào)。,1概念,模擬信號(hào)：在數(shù)值上和時(shí)間上都是連續(xù)變化的信號(hào)。,數(shù)字信號(hào)：在數(shù)值上和時(shí)間上不連續(xù)變化的信號(hào)。,模擬電路：處理模擬信號(hào)的電路。,數(shù)字電路：處理數(shù)字信號(hào)的電路。,2數(shù)字電路特點(diǎn),（1）電路中工作的半導(dǎo)體管多數(shù)工作在開關(guān)狀態(tài)。,（2）研究對(duì)象是電路的輸入與輸出之間的邏輯關(guān)系，分析工具是邏輯代數(shù)，表達(dá)電路的功能主要用真值表、邏輯函數(shù)表達(dá)式及波形圖等 。,12.1.2數(shù)字電路的發(fā)展和應(yīng)用,數(shù)字電路的發(fā)展：與器件的改進(jìn)密切相關(guān)，集成電路的出現(xiàn)，促進(jìn)了數(shù)字電路的發(fā)展。,數(shù)字電路的應(yīng)用：范圍廣泛，國(guó)民經(jīng)濟(jì)許多部門中都大量應(yīng)用數(shù)字電

3、路。,12.2二進(jìn)制數(shù),二進(jìn)制數(shù)的四則運(yùn)算,例 13.1.1(1001)2 +(11)2 = ?,在時(shí)序電路中，采用兩個(gè)數(shù)碼的二進(jìn)數(shù)作為電路計(jì)數(shù)基礎(chǔ)。,二進(jìn)制數(shù)：只有 0 和 1 兩個(gè)數(shù)碼，其進(jìn)位規(guī)則是“逢二進(jìn)一”。,1加法運(yùn)算,解(1001)2 +(11)2 =(1100)2,2減法運(yùn)算,例 13.1.2(11001)2 -(110)2 = ?,解(11001)2 -(110)2 =(10011)2,3乘法運(yùn)算,4除法運(yùn)算,例 13.1.4 ()2 (1101)2 = ?,例 13.1.3(1001)2 (101)2 = ?,解(1001) 2 (101) 2 =(101101)2,解()2

4、 (1101)2 =(1110)2 余(100)2,二進(jìn)制 十進(jìn)制的互換規(guī)則,1二進(jìn)制化為十進(jìn)制,方法：為“乘權(quán)相加法”；,例13.1.5把二進(jìn)制數(shù) 11101 轉(zhuǎn)換為十進(jìn)制數(shù)。,解：(11101)2 =(1 24 + 1 23 + 1 22 + 0 21 + 1 20)10 = (16 + 8 + 4 + 0 + 1)10 = (29)10,2十進(jìn)制化為二進(jìn)制,方法：為 “除 2 取余倒記法” ；,例 13.1.6把十進(jìn)制數(shù) 37 轉(zhuǎn)換為二進(jìn)制數(shù)。,解：(37)10 =(100101)2,動(dòng)畫十二進(jìn)制轉(zhuǎn)換 1,12.3基本邏輯門電路,12.3.1關(guān)于邏輯電路的幾個(gè)規(guī)定,12.3.2與門電路,

5、12.3.3或門電路,12.3.4非門電路,各種邏輯門電路是組成數(shù)字電路的基本單元。,基本的邏輯關(guān)系：與邏輯、或邏輯和非邏輯。,12.3.1關(guān)于邏輯電路的幾個(gè)規(guī)定,一、邏輯狀態(tài)的表示方法,用數(shù)字符號(hào) 0 和 1 表示相互對(duì)立的邏輯狀態(tài)，稱為邏輯 0 和邏輯 1。,常見的對(duì)立邏輯狀態(tài)示例,應(yīng)用時(shí)，高電平應(yīng)大于或等于VSH；低電平應(yīng)小于或等于 VSL。,二、高、低電平規(guī)定,用高電平、低電平來描述電位的高低。,高低電平不是一個(gè)固定值，而是一個(gè)電平變化范圍。,單位用“V”表示。,在集成邏輯門電路中規(guī)定： 標(biāo)準(zhǔn)高電平 VSH 高電平的下限值； 標(biāo)準(zhǔn)低電平 VSL 低電平的上限值。,三、正、負(fù)邏輯規(guī)定,正

6、邏輯：用 1 表示高電平，用 0 表示低電平的邏輯體制。,負(fù)邏輯：用 1 表示低電平，用 0 表示高電平的邏輯體制。,12.3.2與門電路,一、與邏輯,1與邏輯關(guān)系,當(dāng)決定一件事情的幾個(gè)條件全部具備后，這件事情才能發(fā)生，否則不發(fā)生。,2與門電路,3邏輯符號(hào),A、B輸入端 ；Y輸出端。,二、工作原理,1工作原理,動(dòng)畫 與門電路,2邏輯函數(shù)式,Y = A B,或Y = A B,或Y = A B,與門真值表,3真值表,真值表表明邏輯門電路輸入端狀態(tài)和輸出端狀態(tài)邏輯對(duì)應(yīng)關(guān)系的表。,4邏輯功能： “有 0 出 0，全 1 出 1” 。,說明：輸入端不論是幾個(gè)，邏輯關(guān)系相同。,例：Y = ABCD,當(dāng)決定

7、一件事情的幾個(gè)條件中只要有一個(gè)條件得到滿足，這件事情就會(huì)發(fā)生。,一、或邏輯,1或邏輯關(guān)系,2或門電路,3邏輯符號(hào),12.3.3或門電路,動(dòng)畫或門電路,二、工作原理,2邏輯函數(shù)式 Y = A + B,1工作原理,VA = 0 V，VB = 0 V，V1 、V2 均截止，Y = -12 V；,VA = 6 V，VB = 0 V，V1 導(dǎo)通，V2 截止，Y = 6 V；,VA = 0 V，VB = 6 V，V1 截止，V2 導(dǎo)通，Y = 6 V；,VA = 6 V，VB = 6 V，V1、V2 均導(dǎo)通，Y = 6 V。,3真值表,4邏輯功能：全 0 出0，有 1 出 1。,說明：輸入端不論是幾個(gè)，邏

8、輯關(guān)系是相同的。,例：Y = A + B + C + D,12.3.4非門電路,3邏輯符號(hào),一、非邏輯,1非邏輯關(guān)系,事情和條件總是相反狀態(tài)。,2非門電路,二、工作原理,1工作原理,VA = 6 V，V 導(dǎo)通，Y = 0；,VA = 0 V，V 截止，Y = VG。,2邏輯函數(shù)式為,動(dòng)畫非門電路,3真值表,4邏輯功能：有 0 出 1，有 1 出 0。,12.4組合邏輯門電路,12.4.1幾種常見的簡(jiǎn)單組合門電路,12.4.2組合邏輯門電路功能特點(diǎn)和 數(shù)字集成電路簡(jiǎn)介,實(shí)用中常把與門、或門和非門組合起來使用。,12.4.1幾種常見的簡(jiǎn)單組合門電路,一、與非門,1電路組成,在與門后面接一個(gè)非門,2

9、邏輯符號(hào),在與門輸出端加上一個(gè)小圓圈。,3邏輯函數(shù)式,4真值表,5邏輯功能 全 1 出 0，有 0 出 1。,二、或非門,1電路組成,在或門后面接一個(gè)非門。,2邏輯符號(hào) 在或門輸出端加一小圓圈。,3邏輯函數(shù)式,4真值表,5邏輯功能 全 0 出 1，有 1 出 0。,三、與或非門,1電路組成,把兩個(gè)(或兩個(gè)以上)與門的輸出端接到一個(gè)或非門的各個(gè)輸入端。,2邏輯符號(hào),3邏輯函數(shù)式,4邏輯功能,當(dāng)輸入端中任何一組全為 1時(shí)，輸出即為 0；只有各組輸入都至少有一個(gè)為 0 時(shí)，輸出才為 1。,5真值表,與或非門真值表,2邏輯符號(hào),四、異或門,1電路組成,3邏輯函數(shù)式,通常寫成,4真值表,異或門真值表,5

10、邏輯功能,當(dāng)兩個(gè)輸入端的狀態(tài)相同(都為 0 或都為 1 )時(shí)輸出為 0；反之，當(dāng)兩個(gè)輸入端狀態(tài)不同(一個(gè)為 0 ，另一個(gè)為 1)時(shí)，輸出端為 1。,6應(yīng)用 判斷兩個(gè)輸入信號(hào)是否不同。,五、同或門,1電路組成,在異或門的基礎(chǔ)上，最后加上一個(gè)非門。,2邏輯符號(hào),3邏輯函數(shù)式,通常寫成Y = A B,4真值表,5邏輯功能,當(dāng)兩個(gè)輸入端的狀態(tài)相同(都為 0 或都為 1)時(shí)輸出為 1；反之，當(dāng)兩個(gè)輸入端狀態(tài)不同(一個(gè)為 0，另一個(gè)為 1)時(shí)，輸出端為 0。,6應(yīng)用 判斷兩個(gè)輸入信號(hào)是否相同。,六、三態(tài)門,三態(tài)門是在門電路上加一個(gè)使能端，輸出狀態(tài)有：高電平、低電平和高阻狀態(tài)。,邏輯符號(hào),時(shí)，門電路恢復(fù)反相

11、器常態(tài)，即 Y = 。, 使能端，控制輸出狀態(tài)。,用途：實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)目刂啤?Y2、Y3 呈高阻態(tài)，Y1 送數(shù)據(jù) A1 到總線；,Y1、Y3 呈高阻態(tài)，Y2 送數(shù)據(jù) A2 到總線；,Y1、Y2 呈高阻態(tài)，Y3 送數(shù)據(jù)到總線。,注意：使用時(shí)要外接負(fù)載電阻。,七、OC 門,OC門：輸出晶體管集電極開路的 TTL 與非門電路。,邏輯符號(hào)：,邏輯功能：OC 門同與非門一樣。,作用：作為計(jì)算機(jī)的母線驅(qū)動(dòng)器。,動(dòng)畫OC 門的結(jié)構(gòu)及應(yīng)用,12.4.2組合邏輯門電路功能特點(diǎn)和數(shù)字集成電路簡(jiǎn)介,一、組合邏輯門電路功能特點(diǎn),1任何時(shí)刻的輸出狀態(tài)直接由當(dāng)時(shí)的輸入狀態(tài)決定。,2電路沒有記憶功能。,二、數(shù)字集成電路簡(jiǎn)介

12、,1分類,（1）晶體三極管型數(shù)字集成電路(簡(jiǎn)稱 TTL 電路)。,（2） 場(chǎng)效晶體管數(shù)字集成電路(簡(jiǎn)稱 MOS 電路)。,2主要產(chǎn)品系列,3數(shù)字集成電路外形舉例,數(shù)字集成電路目前大量采用雙列直插式外形封裝。,管腳的編號(hào)判讀方法：,把標(biāo)志(凹口)置于左方，逆時(shí)針自下而上依次讀出外引線編號(hào)。,數(shù)字集成電路主要參數(shù)有：, 輸出高電平 VOH 和輸出低電平 VOL。, 輸入高電平 VIH 和輸入低電平 VIL，有時(shí)把這兩個(gè)值的中間值稱為輸入的閾值電壓 VIT。, 輸出高電平電流 IOH 和輸出低電平電流 IOL。, 傳輸延時(shí) tPHL 和 tPLH，它們的平均值稱為平均傳輸延遲時(shí)間 tpd。, 扇出系

13、數(shù) N ：與非門輸出端能驅(qū)動(dòng)同類門的數(shù)目。,例 12.4.1已知某邏輯電路的輸入、輸出相應(yīng)波形如圖所示，試寫出它的真值表和邏輯函數(shù)式。,邏輯函數(shù)式：,解：由波形對(duì)應(yīng)關(guān)系，列出真值表為,12.5邏輯代數(shù)及其在邏輯電路中的應(yīng)用,12.5.1邏輯代數(shù)概述,12.5.2邏輯函數(shù)式與組合邏輯電路,12.5.3邏輯代數(shù)的基本定律及其應(yīng)用,12.5.1邏輯代數(shù)概述,邏輯代數(shù)是研究邏輯電路的數(shù)學(xué)工具。,邏輯變量邏輯代數(shù)的變量。在邏輯電路里，輸入、輸出狀態(tài)相當(dāng)于邏輯變量。,邏輯變量的表示用大寫字母 A、B、C 等標(biāo)記。,邏輯變量特征只有 0 和 1 兩種取值。,12.5.2 邏輯函數(shù)式與組合邏輯電路,1邏輯函數(shù)

14、式,將邏輯變量用邏輯運(yùn)算符號(hào)連接起來的式子。,如：,運(yùn)算的次序：如有括號(hào)先進(jìn)行括號(hào)里的運(yùn)算，沒有括號(hào)則先算非號(hào)下的內(nèi)容，取非后，再按乘、加的次序依次運(yùn)算。,2組合邏輯電路,僅由基本門電路(在不加反饋的情況下)組成的邏輯電路稱為組合邏輯電路。,3邏輯函數(shù)與組合邏輯電路轉(zhuǎn)換,例 12.5.1寫出邏輯電路的輸出 Y 和輸入 A、B 的邏輯關(guān)系寫成邏輯函數(shù)式。,解：,例 12.5.2根據(jù)邏輯函數(shù)式畫出它的邏輯電路。,解：邏輯電路,12.5.3邏輯代數(shù)的基本定律及其應(yīng)用,互補(bǔ)律,邏輯代數(shù)具有基本運(yùn)算定律，運(yùn)用這些定律可以把復(fù)雜的邏輯函數(shù)式恒等化簡(jiǎn)。,一、邏輯代數(shù)基本定律,交換律,結(jié)合律,分配律,反演律(

15、又稱摩根定律),注意：邏輯函數(shù)等式表示等號(hào)兩邊的函數(shù)式代表的邏輯電路所具有的邏輯功能是相同的。,二、邏輯函數(shù)的化簡(jiǎn) (代數(shù)法),代數(shù)法：運(yùn)用邏輯代數(shù)的基本定律和一些恒等式化簡(jiǎn)邏輯函數(shù)式的方法。,化簡(jiǎn)的目的：使表達(dá)式是最簡(jiǎn)式。,最簡(jiǎn)式的含義：乘積項(xiàng)的項(xiàng)目是最少的；且每個(gè)乘積項(xiàng)中，變量的個(gè)數(shù)為最少。,化簡(jiǎn)方法：,1并項(xiàng)法,利用 的關(guān)系，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。,2吸收法,利用 A + AB = 1 的關(guān)系，消去多余的項(xiàng)。,3消去法,利用 的關(guān)系，消去多余的因子。,4配項(xiàng)法,利用 的關(guān)系，將其配項(xiàng)，然后消去多余的項(xiàng)。,例 12.5.3求證,解：,例 12.5.4求證,解：,例 12.5.5

16、化簡(jiǎn),解：,三、邏輯代數(shù)在邏輯電路中的應(yīng)用,實(shí)現(xiàn)一定邏輯功能的邏輯電路有簡(jiǎn)有繁，利用邏輯代數(shù)化簡(jiǎn)，可以得到簡(jiǎn)單合理的電路。,例 12.5.6設(shè)計(jì)一個(gè)體現(xiàn) Y = AB + AC 函數(shù)式的邏輯電路。,解： 根據(jù)題意，可畫出電路。,簡(jiǎn)化電路,化簡(jiǎn)后得,例 12.5.7設(shè)計(jì)一個(gè) 的邏輯電路。,解：,例 12.5.8變換 為與非與非表達(dá)式，并畫出對(duì)應(yīng)的邏輯電路圖。,解：,邏輯電路,邏輯函數(shù)表達(dá)式形式：,或與表達(dá)式,與或表達(dá)式,與非與非表達(dá),或非或非表達(dá)式,與或非表達(dá)式,本章小結(jié),一、數(shù)字電路,是處理在數(shù)值上和時(shí)間上不連續(xù)變化的數(shù)字信號(hào)的電路。,數(shù)字電路特點(diǎn)：電路中工作的晶體管多數(shù)工作在開關(guān)狀態(tài)；研究對(duì)象是電路的輸入與輸出之間的邏輯關(guān)系；分析工具是邏輯代數(shù)；表達(dá)電路的功能主要用真值表、邏輯函數(shù)表達(dá)式及波形圖等。,二、邏輯門電路,1邏輯狀態(tài),有 1、0 兩種邏輯狀態(tài)。用 1 表示高電平，用 0 表示低電平的邏輯體制為正邏輯；用