智能儀器原理及應(yīng)用：第七章 智能儀器可測(cè)試性設(shè)計(jì)（簡(jiǎn)述）

1、第七章 智能儀器可測(cè)試性設(shè)計(jì)（簡(jiǎn)述）,主要內(nèi)容 可測(cè)試性概述 固有測(cè)試性設(shè)計(jì) 機(jī)內(nèi)自測(cè)試技術(shù)-BIT 設(shè)計(jì)實(shí)例,可測(cè)試性逐步形成了一門(mén)與可靠性、可維護(hù)性并行發(fā)展的學(xué)科分支。 可測(cè)試性概念 是系統(tǒng)和設(shè)備的一種便于測(cè)試和診斷的重要設(shè)計(jì)特性，對(duì)各種復(fù)雜系統(tǒng)尤其是對(duì)電子系統(tǒng)和設(shè)備的維護(hù)性、可靠性及可用性有很大影響。,第一節(jié) 可測(cè)試性概述,1. 可測(cè)試性設(shè)計(jì),可測(cè)試性與可測(cè)試性設(shè)計(jì) 測(cè)試性要求 測(cè)試方案 可測(cè)試性設(shè)計(jì)優(yōu)點(diǎn),可測(cè)試性（Testability）定義 指產(chǎn)品能夠及時(shí)準(zhǔn)確地確定其自身狀態(tài)（如可工作，不可工作，性能下降等）和隔離其內(nèi)部故障的設(shè)計(jì)特性。 可控制性(Controllability) 可

2、觀測(cè)性(Observability) 可預(yù)見(jiàn)性(Predictability),1. 可測(cè)試性設(shè)計(jì),可測(cè)試性設(shè)計(jì)要求 在設(shè)計(jì)研制過(guò)程中使系統(tǒng)具有自檢測(cè)和為診斷提供方便的設(shè)計(jì)特性。 具有良好測(cè)試性的系統(tǒng)和設(shè)備，可以及時(shí)、快速地檢測(cè)與隔離故障，提高執(zhí)行任務(wù)的可靠性與安全性，縮短故障檢測(cè)與隔離時(shí)間，進(jìn)而減少維修時(shí)間，提高系統(tǒng)可用性，降低系統(tǒng)的使用維護(hù)費(fèi)用。,1. 可測(cè)試性設(shè)計(jì),可測(cè)試性概述,可測(cè)試性設(shè)計(jì) (Design For Testability DFT) 是一種以提高產(chǎn)品測(cè)試性為目的的設(shè)計(jì)方法學(xué)。,1. 可測(cè)試性概述,測(cè)試性要求 在盡可能少地增加硬件和軟件的基礎(chǔ)上， 以最少的費(fèi)用使產(chǎn)品獲得所需

3、的測(cè)試能力， 簡(jiǎn)便、迅速、準(zhǔn)確地實(shí)現(xiàn)檢測(cè)和診斷。,可測(cè)試性概述,可測(cè)試性設(shè)計(jì)優(yōu)點(diǎn) 提高故障檢測(cè)的覆蓋率； 縮短儀器的測(cè)試時(shí)間； 可以對(duì)儀器進(jìn)行層次化的逐級(jí)測(cè)試; 降低儀器的維護(hù)費(fèi)用。 可測(cè)試性設(shè)計(jì)缺點(diǎn) 額外的軟/硬件成本； 系統(tǒng)設(shè)計(jì)時(shí)間增加。,2. 可測(cè)試性優(yōu)缺點(diǎn),第二節(jié) 固有測(cè)試性總體設(shè)計(jì)與通用設(shè)計(jì)準(zhǔn)則,固有測(cè)試性： 是指僅取決于產(chǎn)品硬件設(shè)計(jì)，不依賴于測(cè)試激勵(lì)和響應(yīng)數(shù)據(jù)的測(cè)試性。它包括功能和結(jié)構(gòu)的合理劃分、測(cè)試可控性和可觀測(cè)性、初始化、元器件選用以及與測(cè)試設(shè)備兼容性等，即在系統(tǒng)和設(shè)備硬件設(shè)計(jì)上要保證其有方便測(cè)試的特性。 它既支持機(jī)內(nèi)測(cè)試（BIT），也支持外部測(cè)試,是滿足測(cè)試性要求的基礎(chǔ)。因此

4、在測(cè)試性設(shè)計(jì)中，應(yīng)盡早進(jìn)行固有測(cè)試性的分析與設(shè)計(jì)，避免返工和浪費(fèi)。,固有測(cè)試性設(shè)計(jì),總體設(shè)計(jì) 模塊劃分 功能和結(jié)構(gòu)設(shè)計(jì) 元器件選擇,通用設(shè)計(jì)準(zhǔn)則 結(jié)構(gòu)設(shè)計(jì) 功能劃分 模擬電路設(shè)計(jì) 數(shù)字電路設(shè)計(jì) 傳感器電路設(shè)計(jì) 光電電路設(shè)計(jì),第三節(jié) 機(jī)內(nèi)測(cè)試技術(shù)-BIT,BIT簡(jiǎn)介 常規(guī)BIT技術(shù) 智能BIT技術(shù),1.BIT簡(jiǎn)介, BIT的由來(lái)： 傳統(tǒng)的測(cè)試主要是利用外部的測(cè)試儀器對(duì)被測(cè)設(shè)備進(jìn)行測(cè)試； 所需測(cè)試設(shè)備費(fèi)用高、種類(lèi)多、操作復(fù)雜、人員培訓(xùn)困難，而且只能離線檢測(cè)； 隨著復(fù)雜系統(tǒng)維修性要求的提高，迫切需要復(fù)雜系統(tǒng)本身具備檢測(cè)、隔離故障的能力以縮短維修時(shí)間； BIT在測(cè)試研究當(dāng)中占據(jù)了越來(lái)越重要的地位，成為

5、維護(hù)性、測(cè)試性領(lǐng)域的重要研究?jī)?nèi)容； 在測(cè)試性研究中，BIT技術(shù)應(yīng)用范圍越來(lái)越廣，正發(fā)揮著越來(lái)越重要的作用。,BIT簡(jiǎn)介, BIT的定義 BIT是指系統(tǒng)、設(shè)備內(nèi)部提供的檢測(cè)、隔離故障的自動(dòng)測(cè)試能力。 系統(tǒng)主裝備不用外部測(cè)試設(shè)備就能完成對(duì)系統(tǒng)、分系統(tǒng)或設(shè)備的功能檢查、故障診斷與隔離以及性能測(cè)試，它是聯(lián)機(jī)檢測(cè)技術(shù)的新發(fā)展。,1.BIT簡(jiǎn)介,2.常規(guī)BIT技術(shù),數(shù)字BIT技術(shù) 板內(nèi)ROM式BIT 微處理器BIT 微診斷法 內(nèi)置邏輯塊觀察法 邊界掃描BIT,模擬BIT技術(shù) 比較器BIT 電壓求和BIT,板內(nèi)ROM式BIT 板內(nèi)只讀存儲(chǔ)器(onboardROM)實(shí)現(xiàn)的機(jī) 內(nèi)測(cè)試是一種由硬件和固件實(shí)現(xiàn)的非并

6、行 式BIT技術(shù)。該技術(shù)包括：將存儲(chǔ)在ROM 中的測(cè)試模式施加到被測(cè)電路CUT中，然 后將CUT的響應(yīng)與期望的正常響應(yīng)GMR對(duì) 比，據(jù)此給出測(cè)試“通過(guò)/不通過(guò)(GO/ NOGO)”輸出信號(hào)。,2.常規(guī)BIT技術(shù)數(shù)字BIT,常規(guī)BIT技術(shù),微處理器BIT 微處理器BIT是使用功能故障模型來(lái)實(shí)現(xiàn) 的，該模型可以對(duì)微處理器進(jìn)行全面有效 的測(cè)試。該方法可能會(huì)需要額外的測(cè)試程 序存儲(chǔ)器。此外，由于被測(cè)電路的類(lèi)型不 同，還可能需要使用外部測(cè)試模塊。該外 部測(cè)試模塊是一個(gè)由中央處理單元CPU控 制的電路，用于控制和初始化位于微處理 器模塊內(nèi)的外圍控制器件。,2.常規(guī)BIT技術(shù)數(shù)字BIT,微診斷法 微診斷法是

7、一種在微代碼級(jí)別上進(jìn)行微程序設(shè)計(jì)實(shí)現(xiàn)的診斷BIT技術(shù)。與運(yùn)行在RAM或者ROM中的應(yīng)用軟件級(jí)別的BIT相比，該BIT不需要硬件增強(qiáng)途徑，僅在代碼級(jí)別執(zhí)行就可以對(duì)硬件和軟件進(jìn)行測(cè)試。,2.常規(guī)BIT技術(shù)數(shù)字BIT,內(nèi)置邏輯塊觀察法 內(nèi)置邏輯塊觀察器(BILBO)是一個(gè)多功能電路，通過(guò)2個(gè) 工作方式控制位可以實(shí)現(xiàn)4種不同的功能配置： 鎖存器 移位寄存器 多輸入信號(hào)特征寄存器(MISR)或者偽隨機(jī)模式發(fā)生器 (PRPG)； 復(fù)位BILBO 作為測(cè)試復(fù)雜數(shù)字電路的有效方法，通過(guò)使用偽隨機(jī)模 式發(fā)生器PRPG和多輸入信號(hào)特征寄存器MISR , BILBO, 可以進(jìn)行信號(hào)特征分析。,2.常規(guī)BIT技術(shù)數(shù)字

8、BIT,邊界掃描測(cè)試技術(shù) 邊界掃描技術(shù)是一種擴(kuò)展的BIT技術(shù)。它在測(cè)試時(shí)不需要其他的輔助電路，不僅可以測(cè)試芯片或者PCB的邏輯功能，還可以測(cè)試IC之間或者PCB之間的連接是否存在故障。邊界掃描技術(shù)已經(jīng)成為VLSI芯片可測(cè)性設(shè)計(jì)的主流，IEEE也已于1990年確定了有關(guān)的標(biāo)準(zhǔn)，即IEEE11491。,2.常規(guī)BIT技術(shù)數(shù)字BIT,邊界掃描的原理框圖,邊界掃描測(cè)試技術(shù)實(shí)現(xiàn),2.常規(guī)BIT技術(shù)數(shù)字BIT,比較器BIT 在硬件設(shè)計(jì)中加入比較器，可以很容易地實(shí)現(xiàn)多種不同功能的BIT電路。 通常都是將激勵(lì)施加到被測(cè)電路CUT上，然后將CUT的輸出連同參考信號(hào)送入比較器中；CUT的輸出與參考信號(hào)進(jìn)行比較之后，比較器輸出通過(guò)不通過(guò)信號(hào)。 在某些應(yīng)用中，CUT的輸出必須經(jīng)過(guò)額外的信號(hào)處理電路進(jìn)行處理之后才能接到比較器上。,2.常規(guī)BIT技術(shù)模擬BIT,常規(guī)BIT技術(shù),電壓求和BIT 電壓求和是一種并行模擬BIT技術(shù)。 它使用運(yùn)算放大器將多個(gè)電壓電平疊加起來(lái)，然后將求和結(jié)果反饋到窗口比較器并與參考信號(hào)相比較，再根據(jù)比較器的輸出生成通過(guò)不通過(guò)信號(hào)。 這種技術(shù)特別適用于監(jiān)測(cè)一組電源的供電電壓。,2.常規(guī)BIT技術(shù)模擬BIT,智能BIT技術(shù),常規(guī)BIT技術(shù)有以