計(jì)算機(jī)組成原理2015_4期中參考答案

1、2014-2015學(xué)年第二學(xué)期期中考試試題課程名稱 計(jì)算機(jī)組成原理任課教師出題教師簽名題庫抽題審題教師簽名考試方式（閉）卷適用專業(yè)計(jì)算機(jī)各專業(yè)C）輸入輸出處理D）直接存儲器訪問10. 采用串行接口進(jìn)行 7位ASCII碼傳送，帶有一位奇校驗(yàn)位，1止位。當(dāng)波特率為9600波特時，字符傳送速率為（A）960B）873C）137111. 保存當(dāng)前正在訪問的存儲單元地址的寄存器是（A） PCB） IRC） AR位起始位和2位?？荚嚂r間(100)分鐘題號-一一-二二四總分得分評卷人、單項(xiàng)選擇題（每小題2分,共30分）1. 控制器、運(yùn)算器和存儲器合起來一般稱為（A） 10部件B）內(nèi)存儲器C）外存儲器2. 在

2、CPU中跟蹤指令后繼地址的寄存器是（A） MARB） PCC） IR3. 將二進(jìn)制數(shù)左移一位，不發(fā)生溢出時，則數(shù)值（A）擴(kuò)大一倍 B）減少一半C）擴(kuò)大十倍4. 若某數(shù)x的真值為-10100，在計(jì)算機(jī)中該數(shù)的A）10010100B）11101100 C）111010115. 若某數(shù)x的真值為-0.1010，在計(jì)算機(jī)中該數(shù)表示為 法是：（）。A）6.A）C）7.D）主機(jī)D） PSW）。D）減少到原來的十分之一 8位補(bǔ)碼表示為：（）。D）011011001.0110,則該數(shù)所用的編碼方)。D) 480)。D) DR12. 同步通信之所以比異步通信具有較高的傳輸速率，是因?yàn)椋篈）B）C）D）13. 系

3、統(tǒng)總線中地址線的功能是（A）選擇主存單元地址C）選擇外存地址14. 在集中式總線仲裁中，A）菊花鏈方式C）分布式15. 采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)就要占用一個（A）指令周期B）機(jī)器周期C）存儲周期同步通信不需要應(yīng)答信號且總線長度比較短 同步通信用一個公共的時鐘信號進(jìn)行同步 同步通信中，各部件存取時間比較接近 以上各項(xiàng)因素的綜合結(jié)果B) D)(B)D)原碼如果一個存儲單元被訪問,時間局部性代碼局部性設(shè)置顯示器的顏色深度為B）反碼C）補(bǔ)碼緊接著會訪問相鄰的存儲單元，稱為（B）空間局部性D）數(shù)據(jù)局部性24位，分辨率為 1024 X 768,D）移碼則需要用于顯示的刷新存）。選擇進(jìn)行信息

4、傳輸?shù)脑O(shè)備指定主存和IO設(shè)備接口電路的地址 ）方式對電路故障最敏感。獨(dú)立請求方式計(jì)數(shù)器定時查詢方式、填空題（每空1分,共20分）D)）的時間。 總線周期儲器容量至少（）MB。A） 2B）48.A）9.A）C） 16D）24DRAM存儲器的刷新一般有三種方式，下面不正確的是: 異步式B）分散式C）集中式DMA的含義是：（）存儲器數(shù)據(jù)請求B）中斷處理（）D）同步式1 .移碼表示法主要用于表示【】操作。2. 主存與CACHE的地址映射有【.3. DRAM 存儲器的刷新一般有【. 新是因?yàn)橛须姾尚孤?、需要定期補(bǔ)充。4控制器中必須有的兩個寄存器是【5總線仲裁的方式有【 】和【定時查詢和【】三種方式。6磁

5、盤存儲器的訪問時間主要包括【】時間、【】時間和數(shù)據(jù)傳輸時間。7常見的主機(jī)與外設(shè)間的數(shù)據(jù)交換方式有程序查詢方式、【】、【】、通道方式和外圍處理機(jī)方式。&浮點(diǎn)數(shù)加減法運(yùn)算的步驟大體分五步：【】和舍入處理等。9. CACHE的寫操作策略有【】數(shù)的階碼E,以利于比較兩個數(shù)指數(shù)的大小和】和組相聯(lián)三種方式?！亢彤惒绞饺N方式，之所以刷】和【】?！績煞N。前者又分為【0操作數(shù)檢查、【】和【】、寫一次法三種。】、計(jì)數(shù)器】、尾數(shù)加減、精選文庫8個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于五60MHz，求總線帶寬等于多少？三、計(jì)算題（每小題5分,共20分）1. 用8位變形補(bǔ)碼（即雙符號位補(bǔ)碼）計(jì)算 X+Y,判斷運(yùn)算結(jié)果是否溢

6、出。（1） X、Y 的真值分別為：X=-0.110010 , Y=-0.100001（ 2） X、Y 的真值分別為：X=+0.101010 , Y=-0.1111012. 設(shè)某總線在一個總線周期中并行傳送個總線時鐘周期，總線時鐘頻率為復(fù)8次，問命中率是多少？3）若Cache速度是主存的6倍，求使用Cache和無Cache相比，存儲速度提高了多少。83.設(shè)某計(jì)算機(jī)數(shù)據(jù)線、地址線均是 存的20H單元中，指令給出的位移量 指令執(zhí)行結(jié)束時PC的內(nèi)容。8位，有一條相對尋址的無條件轉(zhuǎn)移指令存于內(nèi)D=00010101B，該指令占用2個字節(jié)，試計(jì)算該4. CPU執(zhí)行一段程序時，Cache完成存取的次數(shù)為100

7、次，已知 Cache存取周期為 5ns,主存為20ns, 訪問時間。2900次，主存完成存取的次數(shù)為 求Cache -主存系統(tǒng)的效率和平均四、分析題及應(yīng)用題（每小題10分,共30分）1. 采用串行異步通信方式傳送字符，假設(shè)每秒傳輸 據(jù)位，偶校驗(yàn)1位，起始位1位，停止位I位。1）求傳輸波特率2）要傳輸字符 A和8，請分別畫出波形圖。2. 某機(jī)器中，地址空間由0000H-仆FFH的ROM120個數(shù)據(jù)幀，每幀包括 7位數(shù)區(qū)域和起始地址為 6000H的40KX 8位RAM區(qū)域構(gòu)成?，F(xiàn)有8K X 4位的RAM芯片（有/CS和/WE控制端，均低有效）、 8K X 8位的ROM芯片（有/CS控制端，低有效）

8、和 74LS138 （3-8譯碼器，輸出低有 效；有/E使能端，低有效）；CPU的地址總線為 A15-A0 ,數(shù)據(jù)總線為D7-D0，控制信 號為R/W （高為讀，低為寫）,/MREQ （訪存，低有效）。要求：1）2）畫出地址空間示意圖。畫出ROM與RAM同CPU連線圖。設(shè)某機(jī)主存容量為 4MB，Cache為16KB，每字塊有8個字，機(jī)器字長為 32位。Cache組織。3.設(shè)計(jì)一個四路組相聯(lián)映射的1）畫出主存地址字段中各段的位數(shù)2） 設(shè)Cache初態(tài)為空，CPU依次從主存第 0,1,2，89號單元讀出90個字，并重參考答案中斷方式 DMA方式對階 規(guī)格化12345678910DBABCBBDDB

9、1112131415CDDAC、單項(xiàng)選擇題（15*2=30分）全寫法（寫直達(dá)法）三、計(jì)算題（4*5=20分）寫回法補(bǔ)=11.0111111浮點(diǎn)數(shù)對階2直接映射全相聯(lián)映射3集中式分散式4IR PC5集中式仲裁分散式仲裁鏈?zhǔn)讲樵儶?dú)立請求6找道時間等待時間、填空題（20*1=20分）1. (1)x補(bǔ)=11.001110y11.001110+ 11.011111110.0 負(fù)溢出X補(bǔ)=00.101010 y補(bǔ)=11.00001100.101010+ 11.00001111.0 不溢出x+y=-0.0100112.3.4.60*8/5=96MB ps20H+15H+2=37H （第七章 指令系統(tǒng)內(nèi)容）tatc 2900 tm 1005.5nstcta2900 100590.9%5.5四、應(yīng)用題（3*10=30分）1. 120*(7+1+1+1) =1200Baud3. 1)字符 A 0 1000001 01字符 80 0001110 11（波形圖省略）2.答：1）ROM