《數(shù)字電子技術(shù)》綜合復(fù)習(xí)資料

1、中國石油大學(xué)（華東）現(xiàn)代遠(yuǎn)程教育數(shù)字電子技術(shù)綜合復(fù)習(xí)資料第一章一、填空題（每空2分）。1. 22=（ ） 。2. 3.25=（ ） 。. （ ） 。 .（1001101001）=( ) 。5.（101010）=（ ） 。6.（20.7）=（ ） 。7.（9）補碼=（ ） 。二、選擇題（每題2分）。三、分析題（每題10分）。四、設(shè)計題（每題10分）。第二章一、填空題（每空2分）。二、選擇題（每題2分）。1. 在情況下， a. 輸入全部為0。 b. a、b同時為1。 c. c、d同時為1。 d. 輸入端全為1。2.（a+b）（a+c）= 。a. ab+ac b. a+bc c. b+ac d. c

2、+ab3. =。a. b. c. d. abc4. 下面邏輯式中，正確的是。a. a（a+b）=b b. a（a+b）=a c. a（a+b）=ab d. a（a+b）=a+ab5. 設(shè)f=ab+，則它的反函數(shù)是。a. =（a+b）（） b.=（）（c+d） c. = d.= 6. 邏輯表達(dá)式a（b+c）=ab+ac的對偶式是。a. b. a+bc=（a+b）（a+c） c. ab+ac=a（b+c） d. 7. f=a的值是。a. b b. a c. d. b8. 最小項的相鄰項是。a. abcd b. c. bcd d. 9. =，=, 它們之間的關(guān)系是。a. = b.= c.= d.三、

3、分析題（每題10分）。1化簡下列函數(shù)為最簡函數(shù)： 四、設(shè)計題（每題10分）。第三章一、填空題（每空2分）。8. 非門的負(fù)載是指它的輸出端所接的其他電路。它分為兩種情況：負(fù)載電流流入非門的叫負(fù)載；負(fù)載電流從非門流出的叫負(fù)載。9. ttl的含義是。10. cmos電路具有功耗，抗干擾能力 和穩(wěn)定性的優(yōu)點。11. msi的含義是。12. 若ttl與非門的標(biāo)準(zhǔn)輸入端高、低電平分別是u、u，開門電平、關(guān)門電平分別為u、u，則其高電平噪聲容限為，低噪聲容限為。 13. 開路門在使用時，在輸出端和電源之間要接一合適的。14. 三態(tài)門的三個狀態(tài)分別是、。15. ttl或非門多余輸入端應(yīng)接電平。二、選擇題（每題

4、2分）。10.某一ttl與非門，其輸入高電平電流=10 a，輸入低電平電流=1.5 ma， 輸出高電平電流=0.4 ma ，輸出低電平電流=15ma 。則其扇出系數(shù)n= .a . 8 b. 12 c . 10 d . 4011.開路門在使用時，輸出端要。a . 開路 b . 直接接電源 c. 與地之間接一電阻 d . 與電源之間接一電阻12.三態(tài)門有一使能控制端，當(dāng)使能有效時，正確的是。a.輸出端為高阻態(tài) b.輸出端為高電平 c.輸出端為低電平 d.輸出與輸入間有正常的邏輯關(guān)系三、分析題（每題10分）。2ttl電路拉電流的負(fù)載能力小于5ma，灌電流的負(fù)載能力小于20ma，開門電平1.8v，=4

5、ma，40a ,關(guān)門電平0.8v。 有人根據(jù)圖3.1（a）（d）邏輯圖，寫出的邏輯表達(dá)式為： 判斷這些表達(dá)式是否正確，并簡述理由。四、設(shè)計題（每題10分）。在舉重比賽中，有甲、乙、丙三名裁判，其中甲為主裁判，乙、丙為副裁判，當(dāng)主裁判和一名以上（包括一名）副裁判認(rèn)為運動員上舉合格后，才可發(fā)出合格信號。試用與非門設(shè)計一個電路實現(xiàn)此邏輯函數(shù)。第四章一、填空題（每空2分）。16. 組合邏輯電路的特點是記憶功能；時序邏輯電路的特點是記憶功能。17. 數(shù)據(jù)選擇器又稱器。18. 編碼器有10個輸入，則輸出應(yīng)有位？19. 數(shù)據(jù)分配器一般用器實現(xiàn)其功能。二、選擇題（每題2分）。13.異或門實現(xiàn)六位碼a1、a2、

6、a3、a4、a5、a6的奇校驗電路，要求當(dāng)奇數(shù)個1時，輸出為y=1，否則y=0，則其邏輯表達(dá)式y(tǒng)=。a. a1a2a3a4a5a6 b . a1+a2+a3+a4+a5+a6c. a1a2a3a4a5a6 d. a1a2a3a4a5a6 14.設(shè)ss為四選一數(shù)據(jù)選擇器的地址輸入端，xx為數(shù)據(jù)輸入端，y為數(shù)據(jù)輸出端，則y=。a. x+sx+sx+ssxb. x+ sx+sx+ssxc. sx+sx+x+ssx d. x+sx+sx+ssx15十六路數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有個。a . b. c . d . 16八路數(shù)據(jù)分配器，其地址輸入端（選擇控制輸入端）有個。. . . . 1

7、617一位碼譯碼器的數(shù)據(jù)輸入線與譯碼器輸出線組合是。. ： . ：. ：.：三、分析題（每題10分）。3.一個由3：8線譯碼器構(gòu)成的邏輯電路如圖3.2所示，寫出邏輯函數(shù)，的表達(dá)式。4.八路數(shù)據(jù)選擇器構(gòu)成的電路如圖3.3所示，為地址碼，為數(shù)據(jù)輸入，寫出該電路所實現(xiàn)的函數(shù)f的邏輯表達(dá)式。0 0 1 1 0 0 圖3.2 圖3.35. 如圖3.4所示是一個用四位加法器構(gòu)成的代碼變換電路，若輸入信號為余的3bcd代碼，說明輸出端是什么代碼。 圖3.4四、設(shè)計題（每題10分）。1已知輸入信號 a、b、c、d 的波形如圖4.1所示，試用最少與非門設(shè)計能產(chǎn)生輸出f波形的組合電路。2 現(xiàn)有三臺用電設(shè)備a1、a

8、2、a3，每臺用電設(shè)備均為10kw.。由兩臺發(fā)電機組供電，y1發(fā)電機組的的功率為20kw，y2發(fā)電機組的功率為10kw。設(shè)計一個供電控制系統(tǒng)，當(dāng)三臺用電設(shè)備同時工作時，y1 、y2均啟動；兩臺用電設(shè)備工作時，y1啟動；一臺用電設(shè)備工做時，y2啟動。試分別用與非門和3線-8線譯碼器74138實現(xiàn)之。3 交通燈的亮與滅的有效組合如題圖4.2所示，如果交通燈的控制電路失靈，就可能出現(xiàn)信號燈的亮與滅的無效組合，試設(shè)計一個交通控制燈失靈檢測電路，檢測電路要能檢測出任何無效組合。要求用最少與非門實現(xiàn)。 4 用最少與非門設(shè)計8421bcd碼偽輸入碼檢測電路。當(dāng)有偽輸入碼時，使檢測電路輸出為邏輯1。5 試用一

9、片四位二進制全加器t692（圖4.3所示），將余3碼轉(zhuǎn)換為8421bcd碼6 用數(shù)據(jù)選擇器mux實現(xiàn)，要求：（1）. 用2選1mux實現(xiàn)；（要求完全使用2選1mux，不能用附加邏輯門）（2）. 用4選1mux實現(xiàn)；（3）. 用8選1mux實現(xiàn)。第五章一、填空題（每空2分）。20. 不需要時鐘脈沖cp的置零方式稱為置零。21. d觸發(fā)器的次態(tài)方程是q=。22. 對于jk觸發(fā)器，當(dāng)j=k時，則可完成觸發(fā)器的功能，若k=，則可完成觸發(fā)器的功能。23. 在組合邏輯電路中，若出現(xiàn)f=a，則有可能產(chǎn)生型冒險。24. 若奇數(shù)個1相異或，其結(jié)果為。25. 欲將一個存放在移位寄存器中的二進制數(shù)乘以16，需要個移

10、位脈沖。26. 欲將1kh的脈沖信號分頻為100 h，應(yīng)選用進制計數(shù)器。二、選擇題（每題2分）。18時序電路中必須包含。 . 觸發(fā)器. 組合邏輯電路. 移位寄存器. 譯碼器19有一個與非門構(gòu)成的基本觸發(fā)器，欲使其輸出狀態(tài)保持原態(tài)不變，其輸入 信號應(yīng)為。. b. . . 20對于觸發(fā)器，輸入，cp脈沖作用后，觸發(fā)器的狀態(tài)為。.保持不變.翻轉(zhuǎn)21jk觸發(fā)器的特征方程式q=。a. +k b. jq+ c. j+ d.+ k22jk觸發(fā)器，若，端在一起，即，則該觸發(fā)器變?yōu)橛|發(fā)器。a . r s b. 不變 c. d d. t23jk觸發(fā)器，若，則觸發(fā)器變?yōu)橛|發(fā)器。a. rs b. 不變 c. d d.

11、 t24用n個觸發(fā)器構(gòu)成計數(shù)器，可得到的最大計數(shù)長度（模值）為。a. n b. 2n c. d. 25一位計數(shù)器至少需要觸發(fā)器。. . . d. 10三、分析題（每題10分）。6.圖3.5中各個觸發(fā)器的次態(tài)方程，并按照所給的cp信號，畫出各個觸發(fā)器的輸出波形（設(shè)初始態(tài)為0）。 kcpcp 圖3.57.析圖3.6（a）所示同步計數(shù)電路，作出狀態(tài)轉(zhuǎn)移表和狀態(tài)圖。計數(shù)器是幾進制計數(shù)器？能否自啟動？并畫出在時鐘作用下的各觸發(fā)器輸出波形。 圖3.68.析圖3.7所示的同步時序電路，作出狀態(tài)轉(zhuǎn)移表和狀態(tài)圖，說明它是摩爾型電路還是米里型電路。當(dāng)x=1和x=0時，電路分別完成什么功能？9.寫出題圖3.8（a）

12、所示電路輸出邏輯函數(shù)的表達(dá)式。寫出圖3.8（b）所示電路，當(dāng)en=0時，和及en=1時和的邏輯關(guān)系。 圖3.810.寫出圖3.9（b）（c）所示各電路的邏輯表達(dá)式；圖3.9四、設(shè)計題（每題10分）。7試用jk觸發(fā)器設(shè)計一個同步五進制計數(shù)器，已知狀態(tài)轉(zhuǎn)移的編碼是： 000 001 010 011 100 0008（1）7490為異步二-五-十進制集成計數(shù)器，用置0法構(gòu)成6進制計數(shù)器。 （2）用兩片同步十進制集成計數(shù)器74160構(gòu)成23進制計數(shù)器。 （3）74161為同步十六進制集成計數(shù)器，用置數(shù)法（置0000）構(gòu)成7進制計數(shù)器。第六章一、填空題（每空2分）。27. rom的含義是。28. 一個1

13、6 kb的ram，具有根地址線，根數(shù)據(jù)線。二、選擇題（每題2分）。26有一個64k8的ram的基本存儲單元數(shù)為個。a. 64 b. 8 c. 648 d. 6410248 27有一個64k8的ram，其地址線數(shù)應(yīng)為。a. 16 b. 8 c. 641024 d. 64 三、分析題（每題10分）。四、設(shè)計題（每題10分）。9（1）試用2564的ram，組成一個1k8的ram，畫出邏輯電路圖。（2）試用2114（10244為的ram）及一個非門擴展20248位的ram。第七章一、填空題（每空2分）。二、選擇題（每題2分）。28集成電路555是一器件，可用于。a.編碼器，編譯 b.ram， 存儲數(shù)據(jù)

14、 c.定時器，產(chǎn)生正弦波 d.定時器，波形的產(chǎn)生和變換三、分析題（每題10分）。11由555定時器構(gòu)成的施密特觸發(fā)器如圖3.10所示，當(dāng)輸入三角波時，試畫出相應(yīng)的輸出波形，并求出該電路的回差電壓。 四、設(shè)計題（每題10分）。第八章一、填空題（每空2分）。29. adc的含義是。30. 根據(jù)電阻解碼網(wǎng)絡(luò)的不同，d/a可分為、和電阻網(wǎng)絡(luò)三類。二、選擇題（每題2分）。29一個8位的d/a的分辨率n。a. 8% b. 1/255 c. 1% d. 2/25630a/d分類：逐次逼近型 ，并聯(lián)比較型， 雙積分型， 電壓頻率變換型，其中工作速度最快的是。三、分析題（每題10分）。12在圖3.11所示電路中

15、，若=10v，=r/2，求當(dāng)數(shù)字輸入=101時，各個模擬開關(guān)的位置在何處？輸出？四、設(shè)計題（每題10分）。參考答案一、填空題（每空2分）1（10110）22（11.01）23（10011010）24（1151）85426（00100000.0111）84217（10111）8灌電流，拉電流9晶體管邏輯電路10低。強。好11中規(guī)模集成電路或 middle scale integration12.uih-uon, uoff-uil13.負(fù)載電阻1410高阻15低16.無 有17. 多路轉(zhuǎn)換18. 419. 譯碼20. 異步21. d22.t d23. 1 24. 125. 426. 1027. o

16、nly read memory 只讀存儲器2815；829 analoy to digital converter. 模數(shù)轉(zhuǎn)換30 權(quán)、 t型和倒t型二、 選擇題（每小題2分）1.a;2.b;3.c;4.b;5.b;6.b;7.a;8.b;9.a;10.c;11.d;13.c;14.a;15.c; 16.c;17.c;18.a;19.d;20.a;21.c;22.d;23.c;24.d;25.b;26.d;27.a;28.d;29.b;30. b;三、 分析題（每小題10分）1. （1）1；（2） ； (3) ；(4) b； (5) ；(6) 2. （a）錯，輸出端不能并聯(lián)， （b）錯，拉電流16ma5ma； （c）錯，輸入端接低電阻200 ，輸出端恒為1；（d）能正常工作3. ；4. 5. 8421bcd碼6.