數(shù)字電路基礎實驗4

1、數(shù)字電子電路的基礎實驗實驗4計數(shù)器及其應用一、實驗目的1、掌握用集成觸發(fā)器構(gòu)成計數(shù)器的方法；2、熟悉中規(guī)模集成計數(shù)器的功能測試及使用方法；3、 熟練掌握集成計數(shù)器芯片利用“清零端”、“置數(shù)端”、“進位端” 等構(gòu)成N進 制計數(shù)器的不同方法。二、實驗原理計數(shù)器是一個用來實現(xiàn)計數(shù)功能的時序邏輯器件，它不僅可用來計脈沖數(shù)，還常用作 數(shù)字系統(tǒng)的定時、分頻和執(zhí)行數(shù)字運算及其它特定的邏輯功能。計數(shù)器種類很多。按構(gòu)成 計數(shù)器中的各觸發(fā)器是否使用一個時鐘脈沖源來劃分，有同步計數(shù)器和異步計數(shù)器。根據(jù) 計數(shù)數(shù)制的不同，又分為二進制計數(shù)器，十進制計數(shù)器和任意進制計數(shù)器。根據(jù)計數(shù)的增 減趨勢，又分為加法、減法和可逆計數(shù)

2、器。還有可預置數(shù)和可編程序功能計數(shù)器等等。目 前，無論是CMOS還是TTL集成電路，都有品種較齊全的中規(guī)模集成計數(shù)器。使用者只要 借助于器件手冊提供的功能表和工作波形圖以及引出端的排列，就能正確地運用這些器件。1、用D觸發(fā)器構(gòu)成異步二進制加/減計數(shù)器圖4.38是用四只D觸發(fā)器構(gòu)成的四位二進制異步加法計數(shù)器，它的連接特點是將每只D觸發(fā)器接成T觸發(fā)器，再由低位觸發(fā)器的Q端和高一位的CP端相連接。若將圖4.38稍加改動，即將低位觸發(fā)器的 Q 法計數(shù)器。2、中規(guī)模十進制計數(shù)器位的Q-Itn圖4.38四位二進制異步加法計數(shù)器(|Vdb Do CR BO CO H5 l2 Dr)CC4OI92(74LS1

3、92)CP端相連接，即構(gòu)成了一個 4位二進制減 Jinn111 Qi Qn Ch CPir Qi Qi V3S l|-2| 3 4f 5|6| 7| S|CPdCR Hu TOI 2 L.-QQ QQ 二二Q丫T圖4.39CC40192引腳排列及邏輯符號輸入輸出CRLDCPuCPdD3D2D1D0Q3Q2Q1Q01XXXXXXX000000XXdcbadcba011XXXX加計數(shù)011XXXX減計數(shù)加法計數(shù) 表4.28十進制計數(shù)器CC40192的狀態(tài)轉(zhuǎn)換表一輸入脈沖數(shù)0123456789Q30000000011輸出Q20000111100Q10011001100Q00101010101減計數(shù)C

4、C40192是同步十進制可逆計數(shù)器，具有雙時鐘輸入，并具有清除和置數(shù)等功能，其引腳排列及邏輯符號如圖4.39所示。圖中 LD為置數(shù)端，CPu為加計數(shù)端，CPD為減計數(shù)端，C6非同步進位輸出端，B0為非同步借位輸出端。 D0、D2、D3為計數(shù)器輸入 端。Qo、Qi、Q2、Q3為數(shù)據(jù)輸出端。 CR為清零端。當清零端 CR為高電平“1”時，計數(shù)器清零。CC40192是同步十進制可逆計數(shù)器，具有雙時鐘輸入，并具有清除和置數(shù)等功能，其引腳排列及邏輯符號如圖4.39所示。圖中 LD為置數(shù)端，CPu為加計數(shù)端，CPd為減計數(shù)端，C6非同步進位輸出端，BO為非同步借位輸出端。D。、Di、D2、D3為計數(shù)器輸入

5、端。Q。、Qi、Q2、Q3為數(shù)據(jù)輸出端。 CR為清零端。當清零端 CR為高電平“ 1 ” 時，計器直接清零。當 CR為低電平，置數(shù)端LD也為低電平時，數(shù)據(jù)直接從置數(shù)端 D。、Di、D2、D3置入計數(shù)器。當CR為低電平，LD為高電平時，則執(zhí)行計數(shù)功能。執(zhí)行加計數(shù)時,減計數(shù)端CPd接高電平，計數(shù)脈沖由 CPu輸入；在計數(shù)脈沖上升沿進行8421碼十進制加法計數(shù)。執(zhí)行減計數(shù)時，加計數(shù)端CPU接高電平，計數(shù)脈沖由減計數(shù)端CPD輸入。4.27所示。表 4.28為8421碼十進CC40192 （同74HC192，二者可互換使用）的功能如表 制加、減計數(shù)器的狀態(tài)轉(zhuǎn)換表。3、計數(shù)器的級聯(lián)使用一個十進制計數(shù)器只能

6、表示09十個數(shù)，為了擴大計數(shù)器范圍，常用多個十進制計數(shù)器 級聯(lián)使用。同步計數(shù)器往往設有進位（或借位） 輸出端，故可選用其進位（或借位）輸出信號 驅(qū)動下一級計數(shù)器。圖4.40是由CC40192利Q Qi Qi Qy中 Qj Qt QtCPl CPl-(C.|(ny2(2) jLLLl)u Ll Dz OjPh X 區(qū) |?圖4.40CC40192級聯(lián)電路用進位輸出CO控制高一位的CPu端構(gòu)成的加數(shù)級聯(lián)圖。CC40 .圖4.41六進制計數(shù)器圖4.42421進制計數(shù)器4、實現(xiàn)任意進制計數(shù)(1)用反饋清零法獲得任意進制計數(shù)器：假定已有N進制計數(shù)器，而需要得到一個M進制計數(shù)器時，只要 MvN，用清零端C

7、R,使計數(shù)器計數(shù)到 M時置“0” ,即獲得M進制計數(shù)器。如圖4.41所示為一個由CC40192 十進制計數(shù)器接成的 6進制計數(shù)器。(2)利用預置數(shù)功能獲 M進制計數(shù)器：圖4.42為用三個CC40192組成的421進制計數(shù)器。外加的由與非門構(gòu)成的鎖存器可以克服器件計數(shù)速度的離散性，保證在反饋置“0”信號作用下計數(shù)器可靠置“ 0”。圖4.43是一個特殊12進制的計數(shù)器電路方案。在數(shù)字鐘里，對時位的計數(shù)序列是1、2、11,12、1、是12進制的，且無0數(shù)。如圖所示，當計數(shù)到 13時，通過與非門產(chǎn)生一個復 位信號，使 CC40192(2)時十位直接置成0000,而CC40192(1)，即時的個位直接置

8、成0001，從而實現(xiàn)了 112計數(shù)。CPUCPkr圖4.43特殊的12進制計數(shù)器三、實驗設備與器件1、+ 5V直流電源。2、雙蹤示波器。3、連續(xù)脈沖源。4、單次脈沖源。5、邏輯電平關。6、邏輯電平顯示器。7、譯碼顯示器。8、CC4013 X 2( 74HC74) , CC40192 X 3( 74HC192 ), CC4011 ( 74HC00)CC4012 (74HC20 )四、實驗內(nèi)容1、用CC4013或雙D觸發(fā)器74HC74構(gòu)成4位二進制異步加法計數(shù)器。(1) 按圖4.38接線，Rd接至邏輯開關輸出插口，將低位CPo端接單次脈沖源，輸出端Q3、Q2、Q3、Qo接邏輯電平顯示輸入插口，各S

9、d接高電平“ 1”。(2) 清零后，逐個送入單次脈沖，觀察并列表記錄Q3Qo狀態(tài)。(3) 將單次脈沖改為1HZ的連續(xù)脈沖，觀察 Q3Qo的狀態(tài)。(4) 將伯z的連續(xù)脈沖改為1KHz，用雙蹤示波器觀察 CP、Q3、Q2、Qi、Qo端波形, 描繪之。5)將圖4.38電路中的低位觸發(fā)器的Q端與高一位的CP端相連接，構(gòu)成減法計數(shù)器，按實驗內(nèi)容2), 3), 4)進行實驗，觀察并列表記錄Q3Qo的狀態(tài)。2、測試CC40192或74HC192同步十進制可逆計數(shù)器的邏輯功能：計數(shù)脈沖由單脈沖 源提供，清除端 CR、置數(shù)端LD、數(shù)據(jù)輸入端 D3、D2、Di、Do分別接邏輯開關，輸出端Q Q2、Qi、Qo接實驗

10、箱的一個譯碼顯示輸入相應插口A、B、C、D ; CO和BO接邏輯電平顯示插口。按表 4.27逐項測試并判斷該集成塊的功能是否正常。、清零：令CR=1 ,其它輸入為任意態(tài)， 這時Q3Q2QiQo= 0000,譯碼數(shù)字顯示為 0。 清零功能完成后，置 CR= 0。(2)、置數(shù)：令CR= 0, CPu, CPd任意，數(shù)據(jù)輸入端輸入任意一組二進制數(shù)，令LD =0,觀察計數(shù)譯碼顯示輸出，預置功能是否完成，此后置LD= 1。(3)、加計數(shù):CR= 0, LD = CPd = 1 , CPu接單次脈沖源。清零后送入10個單次脈沖，觀察譯碼數(shù)字顯示是否按CPu的上升沿。8421碼十進制狀態(tài)轉(zhuǎn)換表進行；輸出狀態(tài)變化是否發(fā)生在(4)、減計數(shù):CR= 0, LD = CPu = 1 , CPd接單次脈沖源。參照3)進行實驗。3、 圖4.40所示，用兩片CC40192組成兩位十進制加法計數(shù)器，輸入1Hz連續(xù)計數(shù)脈 沖，進行由00 99累加計數(shù)，記錄之。4、 將兩位十進制加