安徽大學(xué)學(xué)位論文碩士匯總

1、安徽大學(xué)學(xué)位論文（畢業(yè)設(shè)計）開題報告書學(xué)號姓名所在院系電子科學(xué)與技術(shù)學(xué)院學(xué)位級別博士口碩士學(xué)科、專業(yè)電路與系統(tǒng)研究方向微電子器件模擬與建模論文題目納米MOS器件的研究導(dǎo)師姓名入學(xué)年月安徽大學(xué)研究生部制年 月曰填姓 名學(xué)號聯(lián)系電話導(dǎo)師 姓名學(xué)科專業(yè)電路與系統(tǒng)研究 方向微電子器件模擬與建模學(xué)位類別學(xué)歷博士學(xué)歷碩士同力碩士專業(yè)學(xué)位高校教師論文題目納米MOS器件的研究論文（設(shè)計）選題來源：隨著集成度的不斷提高，器件特征尺寸的不斷減小，研究其面臨的技術(shù)挑戰(zhàn)和物理問題已成為當(dāng)前重要課題。為了理解器件縮小進(jìn)程中的極限，必須對 納米器件進(jìn)行建模和模擬，重新評估器件的性能。論文（設(shè)計）的研究目的、意義及國內(nèi)外發(fā)

2、展趨勢，論文（設(shè)計）的主要內(nèi)容、研究方法和研究思路（5000左右）：一、論文的研究目的、意義及國內(nèi)外研究現(xiàn)狀分析：眾所周知，實現(xiàn)社會信息化的關(guān)鍵是各種計算機(jī)和通訊機(jī)，但是其基礎(chǔ)都是微電子產(chǎn)品。目前，微電子產(chǎn)業(yè)的核心是MOS集成電路，自20世紀(jì)60年代以來，集成電路的發(fā)展一直遵循著1965年In tel公司的創(chuàng)始人之一 Gordon E.Moore預(yù)言的集成電路產(chǎn)業(yè)的發(fā)展規(guī)律：集 成電路的集成度每 3年增長4倍,特征尺寸每3年縮小J2倍。四十多年來，為了提咼電子集 成系統(tǒng)的性能、降低成本，器件的特征尺寸不斷縮小，制作工藝的加工精度不斷提高，硅片的面積不斷增大，同時，集成電路的性能價格比也迅速提高

3、?，F(xiàn)代電子學(xué)中使用的MOS器件實際上是基于CMO&互補(bǔ)金屬氧化物半導(dǎo)體）工藝的，這種技術(shù)由于冋時具有低功耗和高集成度 的特點，已經(jīng)成為微電子技術(shù)的主流。IC芯片的特征尺寸也已經(jīng)從 1978年的10um進(jìn)入到了 納米尺度。據(jù)預(yù)測，在 21世紀(jì)前半葉，微電子產(chǎn)業(yè)仍將以尺寸不斷縮小的硅基CMOST藝技術(shù)為主流。目前CMO工藝中主要采用的兩種器件結(jié)構(gòu)是體硅MOSFE和SOI MOSFET體硅 MOSFET是傳統(tǒng)的MOS器件，相對比較容易生產(chǎn)，體硅CMOS技術(shù)已經(jīng)發(fā)展成為微電子產(chǎn)品的主導(dǎo)技術(shù)，幾乎是所有基于 CMOS：藝的產(chǎn)品的標(biāo)準(zhǔn)結(jié)構(gòu)。但是隨著尺寸的縮小，MOS器件會出現(xiàn)一系列的二級物理效應(yīng)即短溝道效

4、應(yīng)，為了減小這些效應(yīng)，必須對體硅MOSFET采取一系列的改進(jìn)措施，如提高溝道的摻雜濃度，減薄柵氧化層的厚度等1。為了減小短溝道效應(yīng)，經(jīng)常采用halo注入,因為halo注入后使得源/漏結(jié)附近雜質(zhì)濃度梯度非常咼，這樣就可以屏敝來自漏電極電場對溝道近源端的影響，即漏致勢壘下降效應(yīng)（DIBL）。如果溝道長度太短，兩個halo區(qū)域就會越來越靠近直至融合在一起，使得溝道區(qū)實際摻雜濃度更高，這樣就會 阻止閾值電壓的減小。同時溝道內(nèi)摻雜濃度的提高會導(dǎo)致載流子遷移率的退化、源/漏結(jié)電容的增加以及源/漏結(jié)泄漏電流的提高。若減薄柵氧化層的厚度，Si/SiO2界面下的溝道電勢就能很好地被柵控制，而抑制泄漏電流產(chǎn)生的一

5、種方法就是盡可能地減少不被柵有效控制的溝道組成部分，如除去溝道底部的硅 層。這樣，超薄體單柵 MOSFET超薄體雙柵 MOSFE兩種結(jié)構(gòu)被提出。這兩種結(jié)構(gòu)與體硅 MOSFE最顯著的區(qū)別就是遠(yuǎn)離柵電極控制的源漏之間的電流通道被消除，柵電壓可以有效地控制整個溝道內(nèi)的電勢分布。薄體SOI MOSFETs由于硅層的減薄也引入了大的寄生電阻，類似于體硅器件中超淺結(jié)和 低源、漏區(qū)寄生電阻的一對矛盾。解決這對矛盾的一種方法就是提升源/漏結(jié)構(gòu)3，采用提升的多晶硅源、漏區(qū)結(jié)構(gòu)，可以有效的減小薄體源、漏區(qū)的串聯(lián)電阻。當(dāng)氧化層中的電場強(qiáng)度超過一定界線時，將會引起氧化層的擊穿。在強(qiáng)電場下引起的碰 撞離化產(chǎn)生大量高能量

6、的電子，這些電子越過二氧化硅禁帶進(jìn)入導(dǎo)帶，破壞了二氧化硅的絕 緣性（二氧化硅擊穿的臨界電場強(qiáng)度為lOMV/cm），即絕緣介質(zhì)的本征擊穿。若氧化層很薄，則在達(dá)到本征擊穿電場強(qiáng)度之前，會由于隧穿效應(yīng)使一些電子越過二氧化硅勢壘，形成穿越 氧化層的隧穿電流。特別是氧化層中存在的缺陷會增加電荷穿越氧化層的途徑，電荷穿越氧 化層會造成氧化層損傷。隧穿電流形成柵極泄漏電流，隧穿電流不僅存在于反型溝道內(nèi)，也 存在于柵一源，柵一漏覆蓋區(qū)的積累層內(nèi)。隨著溝長縮小，覆蓋區(qū)所占的比例增大，穿越覆 蓋區(qū)的隧穿電流影響更加顯著，它增加了電路的泄漏電流，從而增加了電路的靜態(tài)功耗，影 響I-V特性和器件的閾值電壓。此外，造成

7、氧化層損傷，進(jìn)一步降低了氧化層的可靠性。器件尺寸進(jìn)入到亞 0.1um尺寸范圍內(nèi)時，為保證柵對溝道有很好的控制，若仍采用SiO2或SiON作為柵絕緣介質(zhì)層，厚度將小于3nm在這尺度下，直接隧穿電流隨介質(zhì)層厚度的減小而呈指數(shù)性增長，于是柵與溝道間的直接隧穿變得非常顯著，柵對溝道控制能力降低，器 件的功耗也將增大，為此，有一種方案就是采用比SiO2介電常數(shù)更高的材料作為柵介質(zhì)。根據(jù)預(yù)測，70nm技術(shù)時代就需要高 K材料，它將主要應(yīng)用于要求柵極漏電流很小的低功耗器 件。至此，MOSFE器件經(jīng)歷了從體硅結(jié)構(gòu)一SOI結(jié)構(gòu)（單柵或多柵）一高K柵介質(zhì)結(jié)構(gòu)的發(fā)展歷程。但是，在工作速度不斷提高和功耗進(jìn)一步降低的同

8、時，由于多晶硅柵耗盡效應(yīng)導(dǎo) 致的電流驅(qū)動能力退化成為日益嚴(yán)重的問題。目前，國際上大量的研究致力于用金屬柵代替多晶硅柵。據(jù)報道將高 K柵介質(zhì)和金屬柵電極同時用于晶體管可以顯著地抑制柵漏電流和提高工作速度。為了適應(yīng)器件尺寸縮小的趨勢，為各種尺寸體硅MOSFET提供適當(dāng)?shù)哪Ｐ?，對其電學(xué)特性模擬引起了人們的廣泛注意。目前已出現(xiàn)了許多模擬程序，其中SPICE和加州大學(xué)伯克萊分校研究的BSIM4體硅MOSFE模型和BSIM SOI MOSFET模型是兩個優(yōu)秀的具有代表性的器 件模擬程序，它們作為工藝技術(shù)和電路設(shè)計的連接橋梁在IC設(shè)計中扮演了重要的角色。但是在SPICE和BSIM發(fā)揮了重要作用的同時，微電子

9、器件的研究和生產(chǎn)人員也發(fā)現(xiàn)了 這兩個程序在高速數(shù)字/模擬中存在許多局限性，主要有以下幾個問題：1. 由于器件溫度模型精度差，引起超深亞微米SOI自加熱的模擬結(jié)果與實驗測試結(jié)果偏離了 50%2. 無量子力學(xué)效應(yīng)所引起的閾值電壓增加模型。而量子化效應(yīng)將使得超深亞微米SOIMOSFE 的閾值電壓增加 10%右；3. SPICE和BSIM兩個模型中都沒有考慮多晶硅柵耗盡、多晶硅遷移率、薄柵引起的直 接隧穿電流，以及飽和漏源電壓模型并不能用于高介電常數(shù)柵極的問題。論文將對上述問題進(jìn)行深入的理論和應(yīng)用研究，并同時發(fā)展先進(jìn)的器件模型及其模型參數(shù)提取方法，使之用于有效溝道長度在O.IOum以下的體硅超高速數(shù)字

10、電路模擬。二、論文的主要內(nèi)容、研究方法和研究思路：論文擬對體硅MOSFE建模和模擬的關(guān)鍵前沿問題作深入研究，并將所提出的解決方案與實際結(jié)果相比較以得到驗證。主要內(nèi)容、目標(biāo)和關(guān)鍵問題有以下幾點：1、 雙界面量子化效應(yīng)模型：超薄柵氧化層厚度（EDT結(jié)構(gòu)中的強(qiáng)電場迫使氧化層下 界面溝道內(nèi)載流子能量量子化、態(tài)密度降低、閾值電壓增加。同時氧化層上界面多晶硅柵 內(nèi)載流子也將出現(xiàn)量子效應(yīng)，態(tài)密度降低。我們將用量子力學(xué)建立閾值電壓模型，有效柵電容降低與柵電場的解析表達(dá)式，并用三維數(shù)值模擬程序TAURUS寸相應(yīng)的數(shù)學(xué)物理方程直接求解，對所建立的解析關(guān)系式予以驗證。2、建立精確的亞閾區(qū)電容一電壓模型：傳統(tǒng)的基于表

11、面勢的器件模型均用有限差分?jǐn)?shù)值迭代方法求解，而 SPICE不僅需要電路層次上的 Newton-Raphson迭代，而且還須對每個 置點的器件模型至少三次迭代，才能求出表面勢，這樣引起跨導(dǎo)，漏源電導(dǎo)和電流的不連續(xù)，并產(chǎn)生數(shù)值計算噪聲。為了克服上述缺點，我們將基于非均勻摻雜下的泊松方程，考慮高介 電常數(shù)結(jié)構(gòu)的柵，求出表面勢的顯式表達(dá)式，使得表面勢從積累區(qū)、弱反型區(qū)，中等反型區(qū)、直到強(qiáng)反型區(qū)內(nèi)連續(xù)可導(dǎo)，與求泊松方程數(shù)值解得到的表面勢誤差小于0.1%.并可以建立連續(xù)高階可導(dǎo)的電荷和電流/電容模型，使其模擬精度遠(yuǎn)高于基于閾值電壓的MOSFE模型在亞閾區(qū)的精度。為低電壓 CMOSI路設(shè)計解決關(guān)鍵問題。我們

12、將用數(shù)學(xué)物理的漸近方法與復(fù)變函數(shù)的相關(guān)理論來變換泊松方程的求解區(qū)域以求解溝道表面電勢，建立統(tǒng)一的電荷、電流、電容模型框架。同時對上述已闡述的研究內(nèi)容 和各項關(guān)鍵技術(shù)問題逐一研究得到子模型。把已經(jīng)得到的子模型加入到上述表面勢框架總模 型平臺中去。在建立模型的過程中，還將對各子模型用實驗結(jié)果和三維數(shù)值模型軟件Taurus模擬結(jié)果進(jìn)行驗證。在發(fā)展這些模型的同時，我們同時研究參數(shù)提取的數(shù)值方法，以用于局域的物理參數(shù)提 取和全局參數(shù)優(yōu)化。其中參數(shù)提取的算法程序的研究和開發(fā)已進(jìn)行了一年，已被證明是可行 的。主要參考文獻(xiàn)：thermalbudget1K.Miya no,I.Mizushima,A.Hokaz

13、o na,K.Ohuchi,Y.Tsu nashima.Low elevated source/drain tech no logy utilizi ng no vel solid phase epitaxy and seletivevapor phase etching J ,IEEE IEDM Technical Digest,2000:433-436.2 Hwang H,Lee D H,Hwang J M.,Degradation of MOSFETs drive current due to HALO ionImpla ntatio nJ,IEDM Tech Dig,1996,1:56

14、7-570.3 甘學(xué)溫，黃如，劉曉彥，張興.納米CMO辭件M.北京：科學(xué)出版社，2004: 10-11.on4 RobertChau. Role of High-K Gate Dielectrics and Metal Gate Electrodes inEmerg ing Nano electr onicDevicesC.PIe narytalk,14th Bie nnial ConferenceIn sulati ng Films on Semic on ductors 2005.論文（設(shè)計）的創(chuàng)新點及特色：1、考慮雙界面量子效應(yīng)，求解薛定諤方程，以得到表面勢的顯示表達(dá)式。2、 建立精確閾

15、值電壓表達(dá)式和連續(xù)高階可導(dǎo)的電荷電流/電容模型，并使用medici模擬軟件 驗證建立的模型。學(xué)位論文（畢業(yè)設(shè)計）開題報告會記錄導(dǎo)師1姓名學(xué)號研究 方向微電子器件模擬與 建模導(dǎo)師2姓名研究生姓名論文題目納米MOS器件的研究論證時間年 月曰時至?xí)r地點會議主席記錄人參會人員開題報告會上提出的主要問題及解決辦法：1、雙界面量子化效應(yīng)與通常研究的量子化效應(yīng)有什么區(qū)別？對超深亞微米 MOSFE器件，量子化效應(yīng)對器件電學(xué)特性的影響已經(jīng)被廣泛關(guān)注。但通常 只考慮二氧化硅絕緣柵與溝道這一個界面處的量子效應(yīng)，其結(jié)果導(dǎo)致閾值電壓增大、柵電容 減小以及漏電流驅(qū)動能力下降等。但是，一氧化硅絕緣柵與多晶硅柵這個界面冋樣也存在量 子化效應(yīng)。經(jīng)過初步研究，我們發(fā)現(xiàn)這個界面處的量子效應(yīng)對閾值電壓、柵電容等電學(xué)量的影響與前者不一樣，它會引起閾值電壓和柵電容都減小。所以，綜合考慮雙界面量子化效 應(yīng)就會得出新的結(jié)論：量子化效應(yīng)對超深亞微米MOSFE器件的閾值電壓影響不大，但量子化效應(yīng)大大減小其柵電容，從而進(jìn)一步影響到超深亞微米MOSFE器件的交流特性。2、medici軟件能否對你擬建