簡單頻率計(jì)的制作

1、一設(shè)計(jì)的基本原理和框圖 1.1基本原理： 數(shù)字頻率計(jì)是用數(shù)字顯示被測(cè)信號(hào)的頻率的儀器，被測(cè)信號(hào)可以是正弦 波，方波或者其他周期性變化的信號(hào)，它的基本原理是時(shí)基信號(hào)發(fā)生器提供標(biāo) 準(zhǔn)的時(shí)基脈沖信號(hào)，若其周期為1S則門控電路的輸出信號(hào)持續(xù)時(shí)間亦準(zhǔn)確到 1S。閘門電路有標(biāo)準(zhǔn)秒信號(hào)控制，、|秒信號(hào)到來時(shí)閘門開通，信號(hào)通過閘門送 到訃數(shù)譯碼顯示電路，秒信號(hào)結(jié)束時(shí)閘門關(guān)閉，訃數(shù)器停止計(jì)數(shù)，山于訃數(shù)器 記得脈沖數(shù)N的是一秒內(nèi)的累積數(shù)，所以被測(cè)頻率是NHZ。閘門時(shí)間可以取大 于或者小于1秒的值，測(cè)得的頻率時(shí)間間隔與閘門時(shí)間的取值成正比，在這里 取的閘門時(shí)間為Is。 在此，數(shù)字頻率訃山分頻器，片選電路，訃數(shù)器，鎖

2、存器，譯碼電路和顯 示電路作為主要組成部分。 12設(shè)計(jì)框圖如圖1.1所示： 圖1.1 二. 單元電路設(shè)計(jì) 2.1分頻電路模塊 分頻器在總電路中有兩個(gè)作用。山總圖框圖中分頻器有兩個(gè)輸出，一個(gè)給 訃數(shù)器，一個(gè)給鎖存器。時(shí)鐘信號(hào)經(jīng)過分頻電路形成了 20分頻后的門信號(hào)。另 一個(gè)給鎖存器作鎖存信號(hào)，當(dāng)信號(hào)為低電平時(shí)就鎖存計(jì)數(shù)器中的數(shù)。 分頻電路圖如圖2.1 i demn i elk q I inst 圖21分頻電路圖 2. 2片選信號(hào)電路模塊 這個(gè)電路有兩個(gè)用途：一是為后面的片選電路產(chǎn)生片選信號(hào)，二是為譯碼模 塊提供選擇脈沖信號(hào)。 電路圖如圖2.2 圖2.2片選信號(hào)電路圖 2. 3計(jì)數(shù)器模塊 訃數(shù)器模塊

3、為該電路中的核心模塊，它的功能是：當(dāng)門信號(hào)為上升沿時(shí)，電 路開始計(jì)算半個(gè)周期內(nèi)被測(cè)信號(hào)通過的周期數(shù)，到下升沿后結(jié)束。然后送給鎖 存器鎖存。 計(jì)數(shù)器電路圖如圖2. 3所示: fcorna U L olr alm q33.O door q23O 3 q0 dang 3.0 use ieee.stdJogic_1164.all; entity fen is port(clk:in stdjogic; q:out stdjogic); end fen; architecture fenarc of fen is begin process(clk) variable cnt:integer range

4、 0 to 9; variable x:stdogic; begin if clkevent and clk=,lI then if cnt9 then cn t:=c nt+1; else cn t:=0; x:二not x; end if; end if; q=x； end process; end fen_arc; 3. 2片選信號(hào)模塊的程序 library ieee; use ieee.stdogic_1164.all; use ieee.stdJogic_unsigned.all; entity sei is port(clk:in stdjogic; q:out std_logic

5、_vector(2 downto 0); end sei; architecture sel_arc of sei is begin process(clk) variable cnt:std_logic_vector(2 downto 0); begin if clkevent and clk=,l, then cn t:=c nt+l; end if; q=c nt; end process; end sel_arc; 3. 3計(jì)數(shù)器模塊的程序 library ieee; use ieee.stdJogic_1164.all; use ieee.stdJogic_unsigned.all;

6、 entity corna is port(clrzsig,door:in std_logic; alm:out std_logic; q3,q2/ql,q0,dang:out std_logic_vector(3 downto 0); end corna; architecture compare of corna is begin process(door,sig) variable c3,c乙cl,cO:stdogic_vector(3 downto 0); variable x:stdogic; begi n if sigevent and sig=l then if clr=,O,

7、then cShOOOO11; c2:=,0000H; clzOOOO1; cONOOOO11; els訐 door=0, then c3:=,0000H; c2:=,0000H; cl:OOOO“； cONOOOO11; els訐 door=,l, then if c0,l1001H then cO:=cO+l; else cONOOOO11; ifcllOOl11 then cl:=cl+l; else cl:=,OOOOu; if c2,1001H then c2:=c2+l; else c2:=,OOOO11; if c3,1001,1 then c3:=c3+l; else c3：J

8、0000”; #/21 end if; end if; end if; end if; end if; 訐 ca/JOOOO” then q3=c3; q2=c2; ql=cl; qO=cO; dang=,0100; elsif c” JOOOO” then q3=,0000H; q2=c2; ql=cl; qO=cO; dang=,0011; elsif cl/=l,OOOOu then q3=,0000; q2=,0000,1; ql=cl; qO=cO; dang=,0010,; else q3=,0000H; q2=,0000H; qy,oooo,1； qO=cO; dang=,OOO

9、l,1; 10/21 end if; end if; end process; end corn_arc; 3. 4鎖存器模塊的程序 library ieee; use ieee.stdogic_1164.all; entity lock is port(l:in stdjogic; a4/a3，a2，aba0:in std_logic_vector(3 downto 0); q4,q3,q乙qqOiout stdogic_vector(3 downto 0); end lock; architecture lock_arc of lock is begin process(l) variab

10、le t4，t3，t2,tbt0:stdJogic_vector(3 downto 0); begin if Ievent and 1=0 then t4:=a4; t3:=a3; t2:=a2; tl:=al; tO:=aO; end if; q4=t4; q3=t3; q2=t2; ql=tl; qOqqqqqqv=mi”； end case; end process; end ch_arc; 3. 6片選模塊的程序 library ieee; use ieee.stdogic_1164.all; entity ym is port(d:in stdogic_vector(2 downto

11、 0); 14/21 q:out std_logic_vector(7 downto 0); end ym; architecture ym_arc of ym is begin process(d) begin case d is when ,000,=qqqqqq=ll0010000011; when ,110,qqclr;sig=sig,door=tll/alm=alm/q3=tl/q2=t2/ql=t3/q0=t4/da ng=t5); u2: fen port map (clk=clk,q=tll); u3:lockportmap (l=tll?a4=tl/a3=t2/a2=t3,a

12、l=t4,a0=t5/q4=t6/q3=t7,q2=t8,ql=t9,q0=tl0 ); u4: sei port map (clk=clk,q=t20); u5: ch port map (sel=t20/a3=t6,a2=t7/al=t8/a0=t9/dang=tl0/q=tl2); u6: disp port map (d=tl2,q=q); u7: ym port map (d=t20,q=se); end architecture art; 四. 仿真與調(diào)試 41分頻電路模塊的仿真 在quartus II中打開事先編譯好的程序，然后建立工程文件，再打開波 形圖顯示窗口，設(shè)置好參數(shù)，保

13、存后編譯，編譯無錯(cuò)誤既可以主成電路圖。其 仿真圖如圖4.1所示： 4. 2片選信號(hào)電路的仿真 其仿真圖如圖4. 2. 必: 10.015 10 E 1 SIIds 1 .0h !1.0: n.Ox N dk 】 1 J1 L j1r . 1L_ J 11 L_ 別Qi )(1! on 廠 (nom ：(w 圖4.2片選信號(hào)電路仿真圖 4. 3計(jì)算器模塊的仿真 其仿真圖如圖4. 3所示: 29.(Bn5 WaiTiTc&ai.1575n: OO 4 a 巫 &13 OL0 工 勿 心 B i dr D (D duj B K dr B 國e 5 0 回a 8 K 3 J2 D K S) e B K

14、 e B 1l33n5 5 X XO3 U CO31 、 f 05：0 ic(cii 00(0 WTO (n(K 、 / L r L _ L L 20.0 y 圖4.3計(jì)算器電路仿真圖 4. 4鎖存器模塊仿真 其仿真圖如圖4. 4所示: Maei Tin15.675r 0 b 03 0103 E) nl B O 1030XOico Jf80】XCO1D z- 1 0 *2 B LC oiaoXtaco XOHOXIO3D 015 El a3 B 0J COH)：0)01 X030JX0)00 020 肌 B 0： 0)01XO3U X010)XCO31 25 1 A iir 1 1 1 Q a

15、o B 0： ooco 5135- &31 回Ql Z 0： ooco _X血0并歐0103 (1 d B 0： 0300 XOLOO1030 回Q3 E 01 OCOJ *OOHk0101 El qa b 0： ooco t0101*0011 Hl 1 1 圖44鎖存器電路仿貞圖 4. 5譯碼信號(hào)模塊的仿真 其仿真圖如圖4. 5. 滋3 血10. ta0.0 u 1 3).0 u.0 1 1 25.3 U XI： U1 151IIB IWI 0 1 X - : (01 関XW 1 01 0 Q 打 :(0 xB ： 【2 廬15 0 T AI 01 W 跑 宙im AI： (11 :KI13

16、1 X1X 訣S X :同 3 W)啊匚 血約二血龍 諏 0 :1 (01 【2131 圖4.5譯碼信號(hào)電路仿貞圖 4. 6片選模塊的仿真 其仿真圖如圖4. 6 Tdv 1IIC5llC5第恤O05 iI1I S3 企: l os mJinIin iiffim 3(81 mi潮廉 dtO：m漁燦 圖4.6片選電路仿貞.圖 4. 7譯碼器模塊 其仿真圖如47 圖4.7譯碼電路仿貞圖 4. 8總電路圖的仿真 用頂層文件將七個(gè)模塊用導(dǎo)線相形成總電路圖。其仿真圖如圖4. 8 Sinulatioa node： lining fe A Master Time Bar8.S6 n$ | Pcinter: 3

17、40.82 u$ Interval: 340.81 us Start: End: Kane Vdue 8.S6 )21.36 us 341. 84 us362 .32 us382. 8 us403.28 us4： iii 20 圖4.8總電路仿真圖 4. 9硬件調(diào)試 軟件仿真完成以后就與硬件相連，先設(shè)置好管腳。點(diǎn)擊assingmengt菜 單的“pin planner將管腳設(shè)置好，再在實(shí)驗(yàn)箱上按設(shè)置好的管腳用導(dǎo)線連起 來，確定后編譯。關(guān)閉puartus軟件，將試驗(yàn)箱接入電腦，按提示安裝。重新 打開軟件，點(diǎn)擊菜單tools”中的granmmern確定接好USB接口。將實(shí)驗(yàn)箱 的線接好后就可以運(yùn)行

18、，看結(jié)果與仿真是否相符. 點(diǎn)擊“startw將清零信號(hào)置低電平，顯示器顯示1 0000的字樣。將被側(cè) 信號(hào)與時(shí)鐘信號(hào)設(shè)置合理的數(shù)值，將清理信號(hào)置為高電平。顯示器中就能顯示 器分頻數(shù)值。 1.清零信號(hào)為低電平時(shí)候的顯示結(jié)果如圖4. 9. 1 圖4. 9.1淸零信號(hào)為低電平時(shí)的結(jié)果 圖中為清零信號(hào)為低電平時(shí)，顯示為0000,前面的1為在這種悄況下 只需要一個(gè)計(jì)數(shù)器工作。 2.清零信號(hào)置為高電平后的結(jié)果如下圖圖4. 9. 2所示： 18 /21 輸出播逐樓塊 4 JSHQ 圖4. 9.2活零信號(hào)為高電平時(shí)的顯示結(jié)果 圖中顯示的為將被測(cè)信號(hào)為時(shí)鐘信號(hào)的3840倍的顯示結(jié)果。顯示為 3840,前面的4為

19、需要用4個(gè)計(jì)數(shù)器匸作。 19/21 五心得體會(huì) 這次課程設(shè)計(jì)是我們兒個(gè)同學(xué)一起做的，我最深刻的體會(huì)就是合作更容易 創(chuàng)造成功，在做課程設(shè)訃的過程中，我碰到很多的問題，有的是在書上和網(wǎng)上 都沒找到答案的，山于自己平時(shí)遇到問題的時(shí)候一般都習(xí)慣在書上和網(wǎng)上尋找 答案，所以也沒怎么問同學(xué)和老師，但是這樣做得結(jié)果是問題始終解決不了， 乂花了很多時(shí)間，后來我就問了同學(xué)，他們一下子就告訴了我該怎么解決這個(gè) 問題，后來大家有問題的時(shí)候就互相問，結(jié)果是問題解決得既快乂好，這讓我 們大家都節(jié)約了很多不必要的時(shí)間，我想分組做課程設(shè)il真的有很多好處，因 為學(xué)習(xí)的訂的是學(xué)知識(shí)，至于是怎么學(xué)到的并不是最重要的。這讓我想到為什 么公司在招聘員匚的時(shí)候常常會(huì)考察這個(gè)員工是否有