數(shù)字電子技術(shù)試題庫及答案匯總

1、數(shù)字電子技術(shù)期末試題庫 一、選擇題： A組： 1、如果采用偶校驗(yàn)方式，下列接收端收到的校驗(yàn)碼中，（A ）是不正確的 A、00100B、 10100C、 11011D、 11110 2、某一邏輯函數(shù)真值表確定后，下面描述該函數(shù)功能的方法中，具有唯一性的是（B ） A、邏輯函數(shù)的最簡與或式B、邏輯函數(shù)的最小項(xiàng)之和 C、邏輯函數(shù)的最簡或與式D、邏輯函數(shù)的最大項(xiàng)之和 3、在下列邏輯電路中，不是組合邏輯電路的是（D ） A、譯碼器B、編碼器 C、 全加器D、寄存器 4、下列觸發(fā)器中沒有約束條件的是（ D ) A、基本RS觸發(fā)器 B、主從 RS觸發(fā)器 C、同步RS觸發(fā)器 D、邊沿 D觸發(fā)器 5、55 5定

2、時(shí)器不可以組成 D。 A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D. JK觸發(fā)器 6、編碼器（A ）優(yōu)先編碼功能，因而（ C ）多個(gè)輸入端同時(shí)為1。 A、有B、無C、允許D、不允許 7、（ D ）觸發(fā)器可以構(gòu)成移位寄存器。 A、基本RS觸發(fā)器B、主從RS觸發(fā)器 C、同步RS觸發(fā)器D、邊沿D觸發(fā)器 8、速度最快的 A/D轉(zhuǎn)換器是（A ）電路 A、并行比較型B、串行比較型 C、并一串行比較型D、逐次比較型 9、某觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該觸發(fā)器應(yīng)是 A. J-K觸發(fā)器 B. R-S觸發(fā)器 C. D觸發(fā)器 D. T觸發(fā)器 10. （電子專業(yè)作）對(duì)于 VHDL以下幾種說法 錯(cuò)誤的是（A

3、） A VHDL程序中是區(qū)分大小寫的。 可以看成是定義 B 一個(gè)完整的VHDL程序總是由庫說明部分、實(shí)體和結(jié)構(gòu)體等三部分構(gòu)成 C VHDL程序中的實(shí)體部分是對(duì)元件和外部電路之間的接口進(jìn)行的描述， 元件的引腳 D結(jié)構(gòu)體是描述元件內(nèi)部的結(jié)構(gòu)和邏輯功能 B組： 1、 微型計(jì)算機(jī)和數(shù)字電子設(shè)備中最常采用的數(shù)制是 （A ） A.二進(jìn)制B.八進(jìn)制C.十進(jìn)制D.十六進(jìn)制 2、 十進(jìn)制數(shù) 6在8421BCD碼中表示為 （ B ） A.0101B.0110C. 0111D. 1000 3、在圖1所示電路中，使Y A的電路是 C. 4 4、 接通電源電壓就能輸出矩形脈沖的電路是 (D ) A.單穩(wěn)態(tài)觸發(fā)器B.施密

4、特觸發(fā)器C.D觸發(fā)器D.多諧振蕩器 5、多諧振蕩器有 (C) A.兩個(gè)穩(wěn)態(tài)B.一個(gè)穩(wěn)態(tài)C.沒有穩(wěn)態(tài)D.不能確定 6、已知輸入A、B和輸出Y的波形如下圖所示，則對(duì)應(yīng)的邏輯門電路是(D) A.與門B.與非門C.或非門 D.異或門 7、 下列電路中屬于時(shí)序邏輯電路的是 (B ) A.編碼器B.計(jì)數(shù)器C.譯碼器D.數(shù)據(jù)選擇器 8、 在某些情況下，使組合邏輯電路產(chǎn)生了競(jìng)爭(zhēng)與冒險(xiǎn)，這是由于信號(hào)的 (A ) A.延遲B.超前C.突變D.放大 9、下列哪種觸發(fā)器可以方便地將所加數(shù)據(jù)存入觸發(fā)器，適用于數(shù)據(jù)存儲(chǔ)類型的 時(shí)序電路 (C ) A. RS觸發(fā)器B. JK觸發(fā)器C. D觸發(fā)器D. T觸發(fā)器 10、 電路和

5、波形如下圖，正確輸出的波形是 (A ) C組： 1十進(jìn)制數(shù)25用8421BCD碼表示為 A 。 A.11001B.0010 0101C.100101D.10001 2. 當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有 D個(gè)變量取值組合？ A. nB.2n C.n2 D. 2n 3 .在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。 _D A .全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是1 4 .存儲(chǔ) 8位二進(jìn)制信息要 D 個(gè)觸發(fā)器。 A. 2 B. 3 C. 4 D. 8 5 .欲使 JK觸發(fā)器按Qn + 1 = Qn工作，可使 J K觸發(fā)器的輸入端 A A. J=K=1 B. J = 0,

6、 K=1 C. J=0, K=0 D. J = 1, K=0 6.多諧振蕩器可產(chǎn)生B o A.正弦波B.矩形脈沖C.三角波D.鋸齒波 7 .在下列邏輯電路中，不是組合邏輯電路的是 A 。 A.譯碼器B.編碼器C.全加器D?存器 8. 八路數(shù)據(jù)分配器，其地址輸入端有 B 個(gè)。 A. 2B. 3C. 4D. 8 9. 8位移位寄存器，串行輸入時(shí)經(jīng) D 個(gè)脈沖后，8位數(shù)碼全部移入 寄存器中。 A. 1 10. 一個(gè)無符號(hào) A. 1 B. 2 8位數(shù)字量輸入的 B. 3 C. 4D. 8 DAC其分辨率為_D位。 C. 4D. 8 D組： 1、下列四個(gè)數(shù)中，最大的數(shù)是（B ） A、（AF） 16B （

7、001010000010） 8421BCD C、（10100000） 2D、（198） 10 2、下列關(guān)于異或運(yùn)算的式子中，不正確的是（B ） A、A A=0BA A 1 C、A 0=ADA 1 = A 3、下列門電路屬于雙極型的是（A ） A、OC門BPMOS C、NMOSDCMOS 4、對(duì)于鐘控RS觸發(fā)器，若要求其輸出 0”狀態(tài)不變，則輸入的 RS信號(hào)應(yīng)為（ A 、 RS=X0 C 、 RS=X1 5、如圖所示的電路，輸出 B RS=0X D RS=1X F的狀態(tài)是（ D ） A、AB A 6、AB+A在四變量卡諾圖中有（B ） A、13B 12 C 6D 5 7、 二輸入與非門當(dāng)輸入變化

8、為（A A. 01 10B. 00 10 個(gè)小格是“ 1 ”。 ）時(shí)，輸出可能有競(jìng)爭(zhēng)冒險(xiǎn)。 C. 10 11D. 11 01 (10100111) 2； (A4 ) 16 (10100111) 2 (246) 8 (165) 10 (A4 ) 16 2、 邏輯函數(shù)有三種表達(dá)式：邏輯表達(dá)式、 真值表、 卡諾圖 。 3、 TTL邏輯門電路的典型高電平值是3.6V，典型低電平值是0.3V。 4、 數(shù)據(jù)選擇器是一種多個(gè) 輸入單個(gè)輸出的中等規(guī)模器件。 5、OC門能實(shí)現(xiàn)“線與 ”邏輯運(yùn)算的電路連接，采用總線結(jié)構(gòu)，分時(shí)傳輸數(shù)據(jù)時(shí)，應(yīng)選 用 三態(tài)門。 6、邏輯表達(dá)式為F BC AC AB ,它存在 0 冒險(xiǎn)。

9、 7、 時(shí)序邏輯電路在某一時(shí)刻的狀態(tài)不僅取決于這一時(shí)刻的輸入狀態(tài)，還與電路過夫的 狀態(tài)有關(guān)。 8、 觸發(fā)器按邏輯功能可以分為RS 、D、JK、T 四種觸發(fā)器。 9、 雙穩(wěn)態(tài)觸發(fā)器電路具有兩個(gè)穩(wěn)態(tài)，并能觸發(fā)翻轉(zhuǎn)的兩大特性。 10、 模數(shù)轉(zhuǎn)換電路包括采樣 、 保持 、 量化 和編碼 四個(gè)過程。 C組： 1、 二進(jìn)制(1110.101)2轉(zhuǎn)換為十進(jìn)制數(shù)為14.625_ _。 2、 十六進(jìn)制數(shù)(BE.6)16轉(zhuǎn)換為二進(jìn)制數(shù)為 (10111110.011) 2_ 。 3、 F= A BCD+A B C+AB C +ABC = 2 m(_7,10,11,12,13,14,15)。 4、F=AC+ B D

10、的最小項(xiàng)表達(dá)式為 _2 m (1,3,9,10,11,14,15) 。 5 . 一個(gè)基本RS觸發(fā)器在正常工作時(shí)，它的約束條件是R + S = 1 ,則它 不允許輸入S = 0且R= 0的信號(hào)。 6.555定時(shí)器的最后數(shù)碼為555的是 TTL 產(chǎn)品，為7555的是CMOS產(chǎn) 品。 7、TTL與非門的多余輸入端懸空時(shí)，相當(dāng)于輸入 高電平。 8 數(shù)字電路按照是否有記憶功能通常可分為兩類： 組合邏輯電路 、 時(shí)序邏輯電路 。 9 對(duì)于共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用 低 電平驅(qū)動(dòng) 的七段顯示譯碼器。 10、F=AB+ C 的對(duì)偶函數(shù)是 F1= (A+B ) C D組: 1、 將(234) 8按權(quán)

11、展開為2X 82+3 X 8仃4 X 8。 2、 ( 10110010. 1011) 2=(262.54)8=(B2.B )16 3、邏輯函數(shù) F=A+B+Cd的反函數(shù)F = A B ( C+D )。 4、 邏輯函數(shù)通常有真值表 、 代數(shù)表達(dá)式 、卡諾圖 等描述形式。 5、施密特觸發(fā)器具有 回差 現(xiàn)象，又稱電壓滯后特性。 6、 在數(shù)字電路中，按邏輯功能的不同，可以分為邏輯電路和時(shí)序電路。 7、 消除冒險(xiǎn)現(xiàn)象的方法有修改邏輯設(shè)計(jì) 、吸收法、 取樣法和詵擇可靠編碼 。 8、觸發(fā)器有2一個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要 8個(gè)觸發(fā)器。 9、 邏輯代數(shù)運(yùn)算的優(yōu)先順序?yàn)榉?、或?10、寄存器按照功能不同可分為

12、兩類： 移位 寄存器和 數(shù)碼 寄存器。 E組： 1、 數(shù)字信號(hào)的特點(diǎn)是在 上和上都是不連續(xù)變化的，其高電平和 低電平常用和來表示。 2、 請(qǐng)將下列各數(shù)按從大到小的順序依次排列：(123) 8； ( 82) 10; (1010100) 2； (51 ) 16 : _,以上四個(gè)數(shù)中最小數(shù)的8421BCD碼為 )8421BCD 3、 除去高、低電平兩種輸出狀態(tài)外，三態(tài)門的第三態(tài)輸出稱為狀態(tài)。 4、 在555定時(shí)器組成的脈沖電路中，脈沖產(chǎn)生電路有 ，脈沖 整形電路有、，其中 屬于雙穩(wěn)態(tài)電路。 5、 存儲(chǔ)容量為 4KX 8的SRAM有根地址線，有 根數(shù)據(jù)線，用其擴(kuò)展 成容量為16KX 16的SRAM需要

13、片。 6、 實(shí)現(xiàn)A/D轉(zhuǎn)換的四個(gè)主要步驟是、和編碼。 四、 A組: 綜合題 1、用代數(shù)法化簡： Y AB AC BC AC 解：Y AB BC A(C C) AB BC A A AB BC A B BC A B 2、卡諾圖化簡: y(A,B,C) = Sw(0.23.7)-FSd(4.6) 解：Y B C 3、電路如下圖所示，已知輸入波形，試寫出Y的邏輯表達(dá)式并畫出輸出波形。 解: Y AB 4、跟據(jù)給定的ui波形，畫出電路的輸出U0。 解: 2 迂三三丑 H 1 口 r 5、用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)函數(shù)。 F AB AC BC S A 1- Do D1I D2D3 D4 D5D6

14、D7 0 1 2 | I 4 5 6|7 解：(1)將輸入變量 C、B、A作為8選1數(shù)據(jù)選擇器的地址碼 A2、Al、Ao。 相對(duì)應(yīng)。 (2) 使8選1數(shù)據(jù)選擇器的各數(shù)據(jù)輸入 DoD7分別與函數(shù)F的輸出值一 即：A2AAo= CBA,Do = D7= 0 D1 = D2 = D3 = D4= D5= D6= 1 則8選1數(shù)據(jù)選擇器的輸出 Q便實(shí)現(xiàn)了函數(shù)F AB AC BC。 Q A Ao B A17 1LS151 S C A2 |Do D2D3D4 D5D6 D7 0 1 2 3 4 5 6 .甸， 丄 Q仁Q0=0，試: 6、分析下圖所示的時(shí)序邏輯電路，設(shè)觸發(fā)器的初態(tài)為 （1） 寫出輸出方程，

15、驅(qū)動(dòng)方程，狀態(tài)方程； （2） 列出狀態(tài)轉(zhuǎn)換真值表；、 （3）畫出時(shí)序圖； （4）分析電路的邏輯功能。 - CP_ X | Qo Qi Z 解： 1. 寫出各邏輯方程： Ji=Ki=X Q0 n 1 將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程Q nn JQ kq，得: 驅(qū)動(dòng)方程：Jo=Ko=1 次態(tài)方程：QoQo 1 Qi (X Qo )Q1 (X _ n x _ n,、， Qo )Q1(X _ n、 Qo) 輸出方程: 2. 列出狀態(tài)表如表所示。 表解6.2 S X o 1 Q1n Qon Q1n+1 Qon+1 Z Q1n+1 Qon+1 Z o o o 1 o 1 1 o o 1 1 o o o

16、o o 1 o 1 1 o o 1 o 1 1 o o 1 1 o 1 3.畫出狀態(tài)圖及波形圖如圖解所示。 (a) (b) 4.邏輯功能分析 由狀態(tài)圖可以很清楚地看出電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出關(guān)系：該電路一共有4 個(gè)狀態(tài)00、01、10、11。當(dāng)X=0時(shí)，按照加1規(guī)律從0001 10 1100循環(huán)變化，并每 當(dāng)轉(zhuǎn)換為11狀態(tài)(最大數(shù))時(shí)，輸出Z=1。當(dāng)X=1時(shí)，按照減1規(guī)律從11T10T01T00T11 循環(huán)變化。所以該電路是一個(gè)可控的四進(jìn)制計(jì)數(shù)器，其中Z是進(jìn)位信號(hào)輸出端。 B組: 1、用公式法化簡下列邏輯表達(dá)式 (1) (A+B ) ( A+ B ) (2) A+B+C+ ABC =A

17、 B+A B =1 2、用卡諾圖化簡下列邏輯表達(dá)式 (1) F (A , B , C, D) =E m ( 0, 1, 2, 3, 5, 7) F=A B + AD 00 01 AB CD 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 0 00 01 11 10 11 10 3、試畫出Q端波形，設(shè)初始 J=1, Q=0,懸空表示接咼電平 4、用74LS138和門電路實(shí)現(xiàn)函數(shù) F= A B C + A B+BC ,并畫出邏輯電路圖。 f=Y Y1 E Y4 Y 5、試設(shè)計(jì)一個(gè)滿足下圖功能的組合邏輯電路 1.真值表 L=AC+BC 6、分析下圖時(shí)序電路（設(shè)初始狀態(tài)為0） 1、列出時(shí)鐘

18、方程和驅(qū)動(dòng)方程 2、列出狀態(tài)方程 3、列出狀態(tài)表 4、畫出狀態(tài)圖 5、描述電路功能 AB C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 解：1時(shí)鐘方程：CR=CP2=CP=CP 驅(qū)動(dòng)方程為： Da Qin 2、D觸發(fā)器的特性方程為： Di Q； Qn+1=D 狀態(tài)方程為: Q31 q2 1 Qin1 Q； 3、狀態(tài)表 Q； Q； Qn Q； 1 c n 1 Q2 c n 1 Q1 0 0 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 0 0 1 0 0

19、 1 0 0 0 0 1 0 1 0 1 1 0 1 0 1 0 4、狀態(tài)圖 (a) (b) 5、功能：同步六進(jìn)制計(jì)數(shù)器，電路不能自啟動(dòng)。 C組： 10, 13, 14, 15) 1、用代數(shù)法化簡：F(A, B, C, D)=工 m( 1, 2, 6, 7, 8,9, 參考答案： F=B C D+CD+BC+ABD或 ACD +A B D(或 A B C) 2、用卡若圖化簡：F (A, B, C, D) 工 m (2, 3, 4, 5, 8, 9, 14, 15) 參考答案： F=A B C+A B C+ ABC+A B C A B C 3.分析下圖邏輯電路圖的功能 參考答案： Y=AB+BC

20、+AC 由真值表可以看出，只有當(dāng)A, B, C三個(gè)變量全部相等的時(shí)候，輸出是 輸出是0,這實(shí)際上是一個(gè)同比較器，即輸入變量不等時(shí)，輸出是 1, 是0 1,其余 否則輸出 Q1 5. 用74LS138和門電路實(shí)現(xiàn)下面多輸出函數(shù)，畫出邏輯電路圖。 4試分析圖示時(shí)序電路，列出它的狀態(tài)轉(zhuǎn)換真值表，畫出狀態(tài)轉(zhuǎn)換圖及相應(yīng)的輸出波形 及Q2,并說明電路的功能. Y1 B C ABC Y2 ABC ABC B C 丫3 AC 6. 用下降沿觸發(fā)的JK觸發(fā)器，設(shè)計(jì)一個(gè)按自然序進(jìn)行計(jì)數(shù)的同步七進(jìn)制加法計(jì)數(shù)器。 參看教材119頁13題 7. （電子專業(yè)選作）試用 ROM實(shí)現(xiàn)下列函數(shù) Y1 ABC ABC ABC A

21、BC Y2 BC CA y3 abcd aBcd abcd abcd abCD abcd Y4 ABC ABD ACD BCD 參考答案： 匚仃艸?| D組: 1利用公式進(jìn)行化簡(10)_ F=AD+A D +AB+ A_C+BD+ACEF+ B EF+DEFG 解:F=AD+A DAB+ A C+BD+ACEF+ B EF+DEFG =A+ AB+ A C+BD+ACEF+ B EF+DEFG =A+ Ac+BDB EF+DEFG =A+C+ BD+ BEF+DEFG =A+C+ BD+ B EF 2、利用卡諾圖進(jìn)行化簡（ 10) F (A C) ?B (ACD acd ) 解: F (A

22、C)?B (A CD ACD) B(ACD ACD) =A C +AC+A B c D + A B c D ab CD 1 1 0 1 1 1 0 0 0 0 1 1 1 0 1 1 00 01 11 10 00 01 11 10 F= A C + ac+ B D 3、用普通機(jī)械開關(guān)轉(zhuǎn)接電平信號(hào)時(shí)，在觸點(diǎn)接觸瞬間常因接觸不良而出現(xiàn)“顫抖”現(xiàn)象， 如圖 所示。為此，常采用圖（b）所示防抖動(dòng)開關(guān)電路。試畫出波形Q和Q，并從中體會(huì) 防抖動(dòng)原理。（10） C 解： 電路的輸出波形D Q和Q如圖所示。 IB 4、試寫出圖示電路的表達(dá)式，并畫出相應(yīng)的輸出波形。（10） Title （a） 解：（1）按照題

23、意，寫出電路的邏輯表達(dá)式: Y AB AC （2 ）將波形圖按照要求寫出真值表 SizeNumber B Date: L10 May 20 Fe_sd_j dt_sd n-p74.sch Title Revisio n SizeNumber Sheet of Draw n By: 4 Date:22-Oct-2000 File:D:T_sd nt_sd n- p74-j.sch 3 Sheet Draw n ABC 丫 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0 1 0 1 0 0 1 0 0 0 0 0 1 0 1 1 1 0 1 0 1 0 1

24、0 0 0 1 （3）畫出波形圖如下: 5、分析如圖所示電路，說明電路實(shí)現(xiàn)的邏輯功能。（15） A B C 解：（1）根據(jù)邏輯電路圖寫出各個(gè)輸出端丫1、Y2、Y3的邏輯表達(dá)式: Y1 AB , Y2 BC , Y3 CA, Y 策乙丫3 AB BC AC (2 )將邏輯表達(dá)式進(jìn)行化簡，得： Y Y1Y2Y3 AB BC AC Y AB BC CA (3)根據(jù)表達(dá)式列出真值表： ABC Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 (4)由真值表判斷電路的邏輯功能為： 當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電 路實(shí)際上是一種3人表決用的組合電路：只要有 2票或3票同意，表決就通過。 E組： 將函數(shù)化簡為最簡與或式 1、 代數(shù)法化簡：_ F ABC AC ABCBCD 2、卡諾圖化簡： F(A,B,C,D)=刀 m(0,2, 5,7,8,10,11,13)+ 刀 d(3,14,15) 分析下圖所示電路的邏輯功能（寫出表達(dá)式，列真值表，描述功能） ABC 由邊沿觸發(fā)器構(gòu)成如下電路，分析觸發(fā)器F1和F2驅(qū)動(dòng)方程