電子器件縮寫(xiě)

1、電子器件縮寫(xiě)【篇一：電子器件縮寫(xiě)】舊標(biāo)準(zhǔn)：（ gb/t 5094-1985 電氣技術(shù)中的項(xiàng)目代號(hào)和 gb7159-1987 電氣技術(shù)中的 文字符號(hào)制定通則）r：電阻c：電容l：電感n：模擬集成電路d：數(shù)字集成電路v：二、三極管新標(biāo)準(zhǔn)：（ gb/t 5094-2003 和gb/t 20939-2007 技術(shù)產(chǎn)品及技術(shù)產(chǎn)品文件結(jié)構(gòu)原則 字母代碼 按項(xiàng)目用途和任務(wù)劃分的主類和子類）電感也是 r,集成電路和三極管是 k 或 kf 了.你還是看看國(guó)標(biāo)吧 .【篇二：電子器件縮寫(xiě)】電壓表 pv有功電度表 pj無(wú)功電度表 pjr頻率表 pf相位表 ppa最大需量表 (負(fù)荷監(jiān)控儀 ) pm功率因數(shù)表 ppf有功

2、功率表 pw無(wú)功功率表 pr無(wú)功電流表 par聲信號(hào) ha光信號(hào) hs指示燈 hl紅色燈 hr綠色燈 hg黃色燈 hy藍(lán)色燈 hb白色燈 hw連接片 xb插頭 xp插座 xs端子板 xt電線,電纜,母線 w直流母線 wb插接式(饋電)母線 wib電力分支線 wp照明分支線 wl應(yīng)急照明分支線 we電力干線 wpm照明干線 wlm應(yīng)急照明干線 wem滑觸線 wt合閘小母線 wcl控制小母線 wc信號(hào)小母線 ws閃光小母線 wf事故音響小母線 wfs預(yù)告音響小母線 wps電壓小母線 wv事故照明小母線 welm避雷器 f熔斷器 fu快速熔斷器 ftf跌落式熔斷器 ff限壓保護(hù)器件 fv電容器 c電

3、力電容器 ce正轉(zhuǎn)按鈕 sbf反轉(zhuǎn)按鈕 sbr停止按鈕 sbs緊急按鈕 sbe試驗(yàn)按鈕 sbt復(fù)位按鈕 sr限位開(kāi)關(guān) sq接近開(kāi)關(guān) sqp手動(dòng)控制開(kāi)關(guān) sh時(shí)間控制開(kāi)關(guān) sk液位控制開(kāi)關(guān) sl濕度控制開(kāi)關(guān) sm壓力控制開(kāi)關(guān) sp速度控制開(kāi)關(guān) ss溫度控制開(kāi)關(guān) ,輔助開(kāi)關(guān) st電壓表切換開(kāi)關(guān) sv電流表切換開(kāi)關(guān) sa整流器 u可控硅整流器 ur控制電路有電源的整流器 vc變頻器 uf變流器 uc逆變器 ui電動(dòng)機(jī) m異步電動(dòng)機(jī) ma同步電動(dòng)機(jī) ms直流電動(dòng)機(jī) md繞線轉(zhuǎn)子感應(yīng)電動(dòng)機(jī) mw鼠籠型電動(dòng)機(jī) mc電動(dòng)閥 ym電磁閥 yv防火閥 yf排煙閥 ys電磁鎖 yl跳閘線圈 yt合閘線圈 yc氣動(dòng)

4、執(zhí)行器 ypa,ya電動(dòng)執(zhí)行器 ye發(fā)熱器件 (電加熱 ) fh照明燈(發(fā)光器件 ) el空氣調(diào)節(jié)器 ev電加熱器加熱元件 ee感應(yīng)線圈 ,電抗器 l勵(lì)磁線圈 lf消弧線圈 la濾波電容器 ll電阻器,變阻器 r電位器 rp熱敏電阻 rt光敏電阻 rl壓敏電阻 rps接地電阻 rg放電電阻 rd啟動(dòng)變阻器 rs頻敏變阻器 rf限流電阻器 rc光電池,熱電傳感器 b壓力變換器 bp溫度變換器 bt速度變換器 bv時(shí)間測(cè)量傳感器 bt1,bk液位測(cè)量傳感器 bl溫度測(cè)量傳感器 bh,bm【篇三：電子器件縮寫(xiě)】classcode search tool edcs#: edcs-434467 proc

5、ess owner:bach vuu cisco systems uncontrolled printeddescriptionabbreviated description asic module ic, asy untested wafermanufacturingasic parts (application specific ic) wf tested diemfgasic parts (application specific ic) die untested asic parts(application specific ic) ic optical passives audio

6、equipment rfequipment, antenna asic (application specific ic) resistor/capacitor network, capacitor network arrays,resistor/capacitor diodes networks, ipd cpn, software programmultipledevices res rnw ic programmed devices oscillators/crystals timing saw modules, osc relay leds(e-pe)ledltp (led) cont

7、acts, terminals, receptacles, post hdrs wire lug,ring fans blowersoff shelfpower supply custom/ designedpower supply batteries batt ferrite jacks, power cords, oempartoptical connectors recording media label, blank stock/printdemandlbl security authentication labels lbl,authenticationscrews washers,

8、 nuts bundle option class (only pdt)bundlepkg, foam bags packaging)wood packagingpkg, wood generalhardware, heatsinks, gaskets clips, clamps heat shrink tubingpackaging, corrugated components pkg artwork labels,silk-screen, pad printing atwk swprog disk,drive pc assemblydrawing pcadwg hardware revis

9、ions sw printed circuit assembly map drawing pcamap(cookies) reference drawings(non pca) refdwg pluggable optic pcb componentgrouping non-turnkeykit final assembly fnlasy mechanical kitscustom fabricated metal plasticcable/harness assembliesprinted circuit assembly odm oemassembly cdoc customerdocum

10、entation, commodityi drawing cdoc, tools/cust. docassemblies cdoc asy programmed media assembliespmedia,asy op pas, atten op pas, awg op pas, circ op pas, dcmop pas, fltr op pas, intrlvr op pas, isol op pas, oa op pas, oadmop pas, other op pas, switch op pas, wdm splitter, other audio,video, rf equi

11、pment, filter rf equipment, module rf equipment,other rf equipment, special ic, custom ic, garray ic, hdwire ic,mskro ic, other ic, stdcell optical actives 光隔離器 opto, laseropto, modulator opto, other sw jam sw jtag sw jcf capacitors 電容 k?psit?ns cap, ab cap, al cap, ao cap, cap,ce cap, dl cap,filter

12、 cap, mi cap, mp cap, other cap, pf cap, ta cap, cap,varesistors 電阻 diodes 二極管 / dai?ud dio, ary dio, av dio,other dio, sh dio, switch dio, tv dio, vc dio, ze resistornetwork/array integratedcircuit devices 集成電路 ic 卡/ intigreitprogrammableic devices, generic programmable array logic,devices types/ i

13、c,eeprom ic, feprom ic, pld-cpld ic, pld-cpromic, pld-fpga ic, pld-other ic, pld-gtp ic, pld-spld epld, progeprom, other eprom, prog flash, other flash, prog fpga, proggal, prog pal, prog pld, prog prom, prog prom, other delay lines延遲線 dline, hcmos dline, other xtal osc 晶體振蕩器 (晶振）transistors 晶體管三極管

14、xtr, nch xtr, npn xtr, other xtr, pch xtr,pnp fuses 保險(xiǎn)絲 circuit breakers filtersthermostats, thermister,fuse holder cktbkr, other fltr, other fuse, fst fuse, otherfuseholder, other pols, other pols, ptc thermisters, otherthermostat, other upem, other switches 交換機(jī) swt, pbm swt,pbn swt, psm swt, rck s

15、wt, rot swt, sld swt, tgl relays 繼電器transformers, inductors, toroid 變壓器 chokes chokes, otherinduct, induct, other toroid toroid, other xfmr, xfmr, othersockets ic 插槽 ic 插座 skt, other skt, pga skt, plcc skt, pqfp skt,simm skt, sipx hdr, other recp, other term, other printed circuitboard fabricated 印刷

16、電路板 pcbfab pcbbp connectors,adapters, housing, connector kits 連接器 adp, btb adp, cdinadp, dprt adp, dsub adp, edge adp, hdc adp, idc adp, m&l adp,other adp, pd50 adp, pwr adp, rdin adp, rjxx adp, scsi adp, shdradp, v.35 adp, zpak con, btb con, dprt con, edge con, hdc con,m&l con, other con, pd50 con,

17、 pwr con, rdin con, rjxx con, scsicon, shdr con, v.35 con, zpak hsg, btb hsg, cdin hsg, dprt hsg,dsub hsg, edge hsg, hdc hsg, idc hsg, m&l hsg, other hsg,pd50 hsg, pwr hsg, rdin hsg, rjxx hsg, scsi hsg, shdr hsg, v.35hsg, zpak kit, btb kit, cdin kit, dprt kit, dsub kit, edge kit, hdc kit,idc kit, m&

18、l kit, other kit, pd50 kit, rdin kit, rjxx kit, scsi kit, shdrkit, v.35 kit, zpak telecommunication modules 電子通信模板（sfp) mod, optics mod, other mod, tuner raw wire cablewire 電纜線 cbl, flt cbl, other cbl, pwr cbl r&f cbl, rnd cbl, t&f wire,other lug, fast lug, fork lug, hook lug, ring fan blower pwrspl

19、y,ac pwrsply, dc pwrsply, other pwrsply, ac pwrsply, dc pwrsply,bmp pwrsply, other ferrite arrays( 磁珠， e-pe) cord, cord, otherjacks, jacks, other power cord powercord, con, opto con, othermedia, cd media, disk media, other media, tape labels 標(biāo)簽 lbllbl, authentication scr, wshrnut standoffs, spacers(

20、 螺柱) shsc,hex shsc, other shsc, rnd shsc, hex stdf, hex stdf, rnd foampackaging （包材泡沫） pkg env bag (gst, sqbtm, sht) gasket,becu gaket, foam gasket, hgcu gasket, other gnlhdw, otherhsink, other clamps, clamps, other clips, clips, other accessorykit （附件包） acckit acckit, other hstube, pol hstube, pvch

21、stube, pve software programs( 軟件程序 ) disk drives 硬盤(pán) opt,plg, gbic opt, plg, other opt, plg, sfp opt, plg, xfp prtkit prtkit,phntm, mechkit, accy mechkit,cables, fabmtl,other, fabplstc,fabmtl,busbar, fabmtl,cast fabmtl,xtru fabmtl,stmp,fabmtl,mach, fabplstc,xtru, fabplstc,molded fabplstc,mach,fabplst

22、c,thrmform, cabasy,ribbon, cabasy,wire, cabasy,flex,cabasy,fiber, cabasy, rf, cabasy,fan, pca, bkpln (backplane)pca, mdln (midplane) pca, dbrd (daughter board) pca, mbrd(mother board) tpasy tpasy, other customer documentation,distributor documentation （客戶文檔 ,經(jīng)銷商的文檔） classcode search tool edcs#: edcs

23、-434467 process owner: bach vuucisco systems uncontrolled printedassembly subassembly toplevel cdoc assy packaging assemblies pkgasy programmed kitassemblies claim certificates, right use,end user licenseagreements schemati specified schem external (vendor)procedures extproc spec specification assem

24、bly spec,asy tabdrawings tabfam asy,mech asy,elmech asy, optic asy, topasy,fnl thermal asy,fan/blwr cdoc asy, a0 cdoc asy, cn cdocasy, cr cdoc asy, cs cdoc asy, em cdoc asy, er cdoc asy, fncdoc asy, gs cdoc asy, ii cdoc asy, im cdoc asy, ir cdoc asy, pccdoc asy, qr cdoc asy, rm cdoc asy, rn cdoc asy

25、, sp cdoc asy,ta cdoc asy, cdocasy, ug cdoc asy, trn swasy fwasy claimcertlic rtu specification 規(guī)格 全定制設(shè)計(jì) 半定制設(shè)計(jì)方法 半定制設(shè)計(jì)方法又分成基于標(biāo)準(zhǔn)單元的設(shè)計(jì)方法和基于門(mén)陣列的設(shè)計(jì)方法。基于門(mén)陣列的設(shè)計(jì)方法是在預(yù)先制定的具有晶體管陣列的基片或母片上通過(guò)掩膜互連的方法完成專用集成電路設(shè)計(jì)。半定制主要適合于開(kāi)發(fā)周期短，低開(kāi)發(fā)成本、投資、風(fēng)險(xiǎn)小的小批量數(shù)字電路設(shè)計(jì)。該方法采用預(yù)先設(shè)計(jì)好的稱為標(biāo)準(zhǔn)單元的邏輯單元，如門(mén)電路、多路開(kāi)關(guān)、觸發(fā)器、時(shí)鐘發(fā)生器等，將它們按照某種特定的規(guī)則排列成陣列，做成半導(dǎo)

26、體門(mén)陣列母片或基片，然后根據(jù)電路功能和要求用掩膜版將所需的邏輯單元連接成所需的專用集成電路。全定制設(shè)計(jì)周期最長(zhǎng)，設(shè)計(jì)成本貴，設(shè)計(jì)費(fèi)用最高，適合于批量很大或者對(duì)產(chǎn)品成本不計(jì)較的場(chǎng)合。asic(application specific integrated circuit) 是專用集成電路。目前，在集成電路界 asic 被認(rèn)為是一種為專門(mén)目的而設(shè)計(jì)的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。 asic 的特點(diǎn)是面向特定用戶的需求， asi c 在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)。asic- 定制 as

27、ic 分為全定制和半定制。全定制設(shè)計(jì)需要設(shè)計(jì)者完成所有電路的設(shè)計(jì)，因此需要大量人力物力，靈活性好但開(kāi)發(fā)效率低下。如果設(shè)計(jì)較為理想，全定制能夠比半定制的 asic 芯片運(yùn)行速度更快。半定制使用庫(kù)里的標(biāo)準(zhǔn)邏輯單元 (st andard cell ) ，設(shè)計(jì)時(shí)可以從標(biāo)準(zhǔn)邏輯單元庫(kù)中選擇 ssi( 門(mén)電路 )、msi( 如加法器、比較器等 )、數(shù)據(jù)通路(如 alu 、存儲(chǔ)器、總線等 )、存儲(chǔ)器甚至系統(tǒng)級(jí)模塊 (如乘法器、微控制器等 )和 i p 核，這些邏輯單元已經(jīng)布局完畢，而且設(shè)計(jì)得較為可靠，設(shè)計(jì)者可以較方便地完成系統(tǒng)設(shè)計(jì)。現(xiàn)代 asic 常包含整個(gè) 32-bit 處理器,類似 rom 、ram 、

28、eeprom 、flash 的存儲(chǔ)單元和其他模塊 . 這樣的 asic 常被稱為 soc( 片上系統(tǒng) )。fpga 是 asic 的近親，一般通過(guò)原理圖、 vhdl 對(duì)數(shù)字系統(tǒng)建模，運(yùn)用 eda 軟件仿真、綜合，生成基于一些標(biāo)準(zhǔn)庫(kù)的網(wǎng)絡(luò)表，配置到芯片即可使用。它與 asi c 的區(qū)別是用戶不需要介入芯片的布局布線和工藝問(wèn)題，而且可以隨時(shí)改變其邏輯功能，使用靈活。全定制 asic 是利用集成電路的最基本設(shè)計(jì)方法（不使用現(xiàn)有庫(kù)單元），對(duì)集成電路中所有的元器件進(jìn)行精工細(xì)作的設(shè)計(jì)方法。全定制設(shè)計(jì)可以實(shí)現(xiàn)最小面積，最佳布線布局、最優(yōu)功耗速度積，得到最好的電特性。該方法尤其適宜于模擬電路，數(shù)?；旌想娐芬约?/p>

29、對(duì)速度、功耗、管芯面積、其它器件特性（如線性度、對(duì)稱性、電流容量、耐壓等）有特殊要求的場(chǎng)合；或者在沒(méi)有現(xiàn)成元件庫(kù)的場(chǎng)合。特點(diǎn)：精工細(xì)作，設(shè)計(jì)要求高、周期長(zhǎng)，設(shè)計(jì)成本昂貴。由于單元庫(kù)和功能模塊電路越加成熟，全定制設(shè)計(jì)的方法漸漸被半定制方法所取代。在現(xiàn)在的 ic 設(shè)計(jì)中，整個(gè)電路均采用全定制設(shè)計(jì)的現(xiàn)象越來(lái)越少。全定制設(shè)計(jì)要求：全定制設(shè)計(jì)要考慮工藝條件，根據(jù)電路的復(fù)雜和難度決定器件工藝類型、布線層數(shù)、材料參數(shù)、工藝方法、極限參數(shù)、成品率等因素。需要經(jīng)驗(yàn)和技巧，掌握各種設(shè)計(jì)規(guī)則和方法 ,一般由專業(yè)微電子 ic 設(shè)計(jì)人員完成；常規(guī)設(shè)計(jì)可以借鑒以往的設(shè)計(jì)，部分器件需要根據(jù)電特性單獨(dú)設(shè)計(jì)；布局、布線、排版組

30、合等均需要反覆斟酌調(diào)整，按最佳尺寸、最合理布局、最短連線、最便捷引腳等設(shè)計(jì)原則設(shè)計(jì)版圖。版圖設(shè)計(jì)與工藝相關(guān)，要充分了解工藝規(guī)范，根據(jù)工藝參數(shù)和工藝要求合理設(shè)計(jì)版圖和工藝。基于標(biāo)準(zhǔn)單元的設(shè)計(jì)方法是：將預(yù)先設(shè)計(jì)好的稱為標(biāo)準(zhǔn)單元的邏輯單元，如與門(mén)，或門(mén)，多路開(kāi)關(guān)，觸發(fā)器等，按照某種特定的規(guī)則排列，與預(yù)先設(shè)計(jì)好的大型單元一起組成 asic ?；跇?biāo)準(zhǔn)單元的asic 又稱為 cbic(cellbasedic) 。1.基于標(biāo)準(zhǔn)單元的設(shè)計(jì)方法 單元庫(kù)中所有的標(biāo)準(zhǔn)單元均采用定制方法預(yù)先設(shè)計(jì)，如同搭積木或砌墻一樣拼接起來(lái)，通常按照等高不等寬的原則排列，留出寬度可調(diào)的布線通道。 cbic 的主要優(yōu)、缺點(diǎn)：用預(yù)先設(shè)

31、計(jì)、預(yù)先測(cè)試、預(yù)定特性的標(biāo)準(zhǔn)單元庫(kù)，省時(shí)、省錢(qián)、少風(fēng)險(xiǎn)地完成 asic 設(shè)計(jì)任務(wù)。設(shè)計(jì)人員只需確定標(biāo)準(zhǔn)單元的布局以及 cbi c 中的互連。標(biāo)準(zhǔn)單元可以置放于芯片的任何位置。所有掩膜層是定制的；可內(nèi)嵌定制的功能單元；制造周期較短，開(kāi)發(fā)成本不是太高。需要花錢(qián)購(gòu)買(mǎi)或自己設(shè)計(jì)標(biāo)準(zhǔn)單元庫(kù)；要花較多的時(shí)間進(jìn)行掩膜層的互連設(shè)計(jì)。2.基于門(mén)陣列的 asic 門(mén)陣列是將晶體管作為最小單元重復(fù)排列組成基本陣列，做成半導(dǎo)體門(mén)陣列母片或基片，然后根據(jù)電路功能和要求用掩膜版將所需的邏輯單元連接成所需的專用集成電路。用門(mén)陣列設(shè)計(jì)的 asi c 中，只有上面幾層用作晶體管互連的金屬層由設(shè)計(jì)人員用全定制掩膜方法確定，這類門(mén)

32、陣列稱為掩膜式門(mén)陣列 mga（maskedgat earray ）。門(mén)陣列中的邏輯單元稱為宏單元，其中每個(gè)邏輯單元的基本單元版圖相同，只有單元內(nèi)以及單元之間的互連是定制的?？蛻粼O(shè)計(jì)人員可以從門(mén)陣列單元庫(kù)中選擇預(yù)先設(shè)計(jì)和預(yù)定特性邏輯單元或宏單元，進(jìn)行定制的互連設(shè)計(jì)。門(mén)陣列主要適合于開(kāi)發(fā)周期短，低開(kāi)發(fā)成本的小批量數(shù)字電路設(shè)計(jì)?？删幊唐骷?asic 設(shè)計(jì) 可編程 asic 是專用集成電路發(fā)展的另一個(gè)有特色的分支，它主要利用可編程的集成電路如 prom,gal, pld,cpld,fpga 等可編程電路或邏輯陣列編程，得到 asic 。其主要特點(diǎn)是直接提供軟件設(shè)計(jì)編程，完成 asic 電路功能，不需

33、要再通過(guò)集成電路工藝線加工。可編程器件的 asic 設(shè)計(jì)種類較多，可以適應(yīng)不同的需求。其中的pld 和 fpga 是用得比較普遍得可編程器件。適合于短開(kāi)發(fā)周期，有一定復(fù)雜性和電路規(guī)模的數(shù)字電路設(shè)計(jì)。尤其適合于從事電子系統(tǒng)設(shè)計(jì)的工程人員利用 eda 工具進(jìn)行 asi c 設(shè)計(jì)。asic-asic 成本評(píng)述 c 設(shè)計(jì)需要根據(jù)電路功能和性能要求，選擇電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計(jì)規(guī)則，盡量減小芯片面積、降低設(shè)計(jì)成本、縮短設(shè)計(jì)周期，最終設(shè)計(jì)出正確、合理的掩膜版圖，通過(guò)制版和工藝流片得到所需的集成電路。從經(jīng)濟(jì)學(xué)的角度看， asic 的設(shè)計(jì)要求是在盡可能短的設(shè)計(jì)周期內(nèi)，以最低的設(shè)計(jì)成本獲得成功的 as

34、ic 產(chǎn)品。但是，由于 asi c 的設(shè)計(jì)方法不同，其設(shè)計(jì)成本也不同。半定制的設(shè)計(jì)成本低于全定制，但高于可編程 asic ，適合于有較大批量的 asic 設(shè)計(jì)。用 fpga 設(shè)計(jì) asic 的設(shè)計(jì)成本最低，但芯片價(jià)格最高，適合于小批量 asic 產(chǎn)品?，F(xiàn)在的大部分 asic 設(shè)計(jì)都是以半定制和 fpga 形式完成的。半定制和 fpga 可編程 asi c 設(shè)計(jì)的元件成本比較： cbic 元件成本 ic 價(jià)格的25 倍。但是半定制 asic 必須以數(shù)量取勝，否者，其設(shè)計(jì)成本要遠(yuǎn)遠(yuǎn)大于 fpga 的設(shè)計(jì)成本。 asic 設(shè)計(jì)生產(chǎn)不單單要考慮元件成本，asic 元件的批量大小、生產(chǎn)周期的長(zhǎng)短，產(chǎn)品利

35、潤(rùn)、產(chǎn)品壽命等等因素，也是決定采取哪種設(shè)計(jì)方法、生產(chǎn)工藝和成本限制的重要因素?；陂T(mén)陣列的設(shè)計(jì)方法是在預(yù)先制定的具有晶體管陣列的基片或母片上通過(guò)掩膜互連的方法完成專用集成電路設(shè)計(jì)。半定制主要適合于開(kāi)發(fā)周期短，低開(kāi)發(fā)成本、投資、風(fēng)險(xiǎn)小的小批量數(shù)字電路設(shè)計(jì)。該方法采用預(yù)先設(shè)計(jì)好的稱為標(biāo)準(zhǔn)單元的邏輯單元，如門(mén)電路、多路開(kāi)關(guān)、觸發(fā)器、時(shí)鐘發(fā)生器等，將它們按照某種特定的規(guī)則排列成陣列，做成半導(dǎo)體門(mén)陣列母片或基片，然后根據(jù)電路功能和要求用掩膜版將所需的邏輯單元連接成所需的專用集成電路。全定制設(shè)計(jì)周期最長(zhǎng)，設(shè)計(jì)成本貴，設(shè)計(jì)費(fèi)用最高，適合于批量很大或者對(duì)產(chǎn)品成本不計(jì)較的場(chǎng)合。目前，在集成電路界 asic 被認(rèn)

36、為是一種為專門(mén)目的而設(shè)計(jì)的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。 asi c 的特點(diǎn)是面向特定用戶的需求， asic 在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)。asi c 分為全定制和半定制。全定制設(shè)計(jì)需要設(shè)計(jì)者完成所有電路的設(shè)計(jì)，因此需要大量人力物力，靈活性好但開(kāi)發(fā)效率低下。如果設(shè)計(jì)較為理想，全定制能夠比半定制的 asic 芯片運(yùn)行速度更快。半定制使用庫(kù)里的標(biāo)準(zhǔn)邏輯單元 (standard cell) ，設(shè)計(jì)時(shí)可以從標(biāo)準(zhǔn)邏輯單元庫(kù)中選擇 ssi( 門(mén)電路)、msi( 如加法器、比較器等 )、數(shù)據(jù)通

37、路(如 alu 、存儲(chǔ)器、總線等 )、存儲(chǔ)器甚至系統(tǒng)級(jí)模塊 (如乘法器、微控制器等)和 ip 核，這些邏輯單元已經(jīng)布局完畢，而且設(shè)計(jì)得較為可靠， 設(shè)計(jì)者可以較方便地完成系統(tǒng)設(shè)計(jì)?，F(xiàn)代 asic 常包含整個(gè) 32-bit 處理器,類似 rom 、ram 、eeprom 、flash 的存儲(chǔ)單元和其他模塊 . 這樣的 asic 常被稱為 soc( 片上系統(tǒng) )。fpga 是 asic 的近親，一般通過(guò)原理圖、 vhdl 對(duì)數(shù)字系統(tǒng)建模，運(yùn)用 eda 軟件仿真、綜合，生成基于一些標(biāo)準(zhǔn)庫(kù)的網(wǎng)絡(luò)表，配置到芯 片即可使用。它與 asic 的區(qū)別是用戶不需要介入芯片的布局布線和工藝問(wèn)題，而且可以隨時(shí)改變其邏

38、輯功能，使用靈活。ic 的設(shè)計(jì)方法和手段經(jīng)歷了幾十年的發(fā)展演變，從最初的全手工設(shè)計(jì)發(fā)展到現(xiàn)在先進(jìn)的可以全自動(dòng)實(shí)現(xiàn)的過(guò)程。這也是近幾十年來(lái)科學(xué)技術(shù)，尤其是電子信息技術(shù)發(fā)展的結(jié)果。從設(shè)計(jì)手段演變的過(guò)程劃分，設(shè)計(jì)手段經(jīng)歷了手工設(shè)計(jì)、計(jì)算機(jī)輔助設(shè)計(jì)（ iccad ）、電子設(shè)計(jì)自動(dòng)化 eda 、電子系統(tǒng)設(shè)計(jì)自動(dòng)化 esda 以及用戶現(xiàn)場(chǎng)可編程器階段。集成電路制作在只有幾百微米厚的原形硅片上，每個(gè)硅片可以容納數(shù)百甚至成千上萬(wàn)個(gè)管芯。集成電路中的晶體管和連線視其復(fù)雜程度可以由許多層構(gòu)成，目前最復(fù)雜的工藝大約由 6 層位于硅片內(nèi)部的擴(kuò)散層或離子注入層，以及 6 層位于硅片表面的連線層組成。就設(shè)計(jì)方法而言，設(shè)計(jì)

39、集成電路的方法可以分為全定制、半定制和可編程 ic 設(shè)計(jì)三種方式。全定制 asic 是利用集成電路的最基本設(shè)計(jì)方法（不使用現(xiàn)有庫(kù)單元），對(duì)集成電路中所有的元器件進(jìn)行精工細(xì)作的設(shè)計(jì)方法。全定制設(shè)計(jì)可以實(shí)現(xiàn)最小面積，最佳布線布局、最優(yōu)功耗速度積，得到最好的電特性。該方法尤其適宜于模擬電路，數(shù)模混合電路以及對(duì)速度、功耗、管芯面積、其它器件特性（如線性度、對(duì)稱性、電流容量、耐壓等）有特殊要求的場(chǎng)合；或者在沒(méi)有現(xiàn)成元件庫(kù)的場(chǎng)合。特點(diǎn)：精工細(xì)作，設(shè)計(jì)要求高、周期長(zhǎng)，設(shè)計(jì)成本昂貴。由于單元庫(kù)和功能模塊電路越加成熟，全定制設(shè)計(jì)的方法漸漸被半定制方法所取代。在現(xiàn)在的 ic 設(shè)計(jì)中，整個(gè)電路均采用全定制設(shè)計(jì)的現(xiàn)象

40、越來(lái)越少。全定制設(shè)計(jì)要求：全定制設(shè)計(jì)要考慮工藝條件，根據(jù)電路的復(fù)雜和難度決定器件工藝類型、布線層數(shù)、材料參數(shù)、工藝方法、極限參數(shù)、成品率等因素。需要經(jīng)驗(yàn)和技巧，掌握各種設(shè)計(jì)規(guī)則和方法 ,一般由專業(yè)微電子 i c 設(shè)計(jì)人員完成；常規(guī)設(shè)計(jì)可以借鑒以往的設(shè)計(jì)，部分器件需要根據(jù)電特性單獨(dú)設(shè)計(jì)；布局、布線、排版組合等均需要反覆斟酌調(diào)整，按最佳尺寸、最合理布局、最短連線、最便捷引腳等設(shè)計(jì)原則設(shè)計(jì)版圖。版圖設(shè)計(jì)與工藝相關(guān)，要充分了解工藝規(guī)范，根據(jù)工藝參數(shù)和工藝要求合理設(shè)計(jì)版圖和工藝。基于標(biāo)準(zhǔn)單元的設(shè)計(jì)方法是：將預(yù)先設(shè)計(jì)好的稱為標(biāo)準(zhǔn)單元的邏輯單元，如與門(mén)，或門(mén)，多路開(kāi)關(guān)，觸發(fā)器等，按照某種特定的規(guī)則排列，與預(yù)

41、先設(shè)計(jì)好的大型單元一起組成 asic ?；跇?biāo)準(zhǔn)單元的asic 又稱為 cbic(cellbasedic) 。單元庫(kù)中所有的標(biāo)準(zhǔn)單元均采用定制方法預(yù)先設(shè)計(jì)，如同搭積木或砌墻一樣拼接起來(lái)，通常按照等高不等寬的原則排列，留出寬度可調(diào)的布線通道。 cbic 的主要優(yōu)、缺點(diǎn)：用預(yù)先設(shè)計(jì)、預(yù)先測(cè)試、預(yù)定特性的標(biāo)準(zhǔn)單元庫(kù)，省時(shí)、省錢(qián)、少風(fēng)險(xiǎn)地完成 asi c 設(shè)計(jì)任務(wù)。設(shè)計(jì)人員只需確定標(biāo)準(zhǔn)單元的布局以及 cbic 中的互連。標(biāo)準(zhǔn)單元可以置放于芯片的任何位置。所有掩膜層是定制的；可內(nèi)嵌定制的功能單元；制造周期較短，開(kāi)發(fā)成本不是太高。需要花錢(qián)購(gòu)買(mǎi)或自己設(shè)計(jì)標(biāo)準(zhǔn)單元庫(kù)；要花較多的時(shí)間進(jìn)行掩膜層的互連設(shè)計(jì)。2.基

42、于門(mén)陣列的 asic 門(mén)陣列是將晶體管作為最小單元重復(fù)排列組成基本陣列，做成半導(dǎo)體門(mén)陣列母片或基片，然后根據(jù)電路功能和要求用掩膜版將所需的邏輯單元連接成所需的專用集成電路。用門(mén)陣列設(shè)計(jì)的 asic 中，只有上面幾層用作晶體管互連的金屬層由設(shè)計(jì)人員用全定制掩膜方法確定，這類門(mén)陣列稱為掩膜式門(mén)陣列 mga（maskedgatearray ）。門(mén)陣列中的邏輯單元稱為宏單元，其中每個(gè)邏輯單元的基本單元版圖相同，只有單元內(nèi)以及單元之間的互連是定制的。客戶設(shè)計(jì)人員可以從門(mén)陣列單元庫(kù)中選擇預(yù)先設(shè)計(jì)和預(yù)定特性邏輯單元或宏單元，進(jìn)行定制的互連設(shè)計(jì)。門(mén)陣列主要適合于開(kāi)發(fā)周期短，低開(kāi)發(fā)成本的小批量數(shù)字電路設(shè)計(jì)?？删?/p>

43、程 asic 是專用集成電路發(fā)展的另一個(gè)有特色的分支，它主要利用可編程的集成電路如 prom,gal,pld,cpld,fpga 等可編程電路或邏輯陣列編程，得到 asi c 。其主要特點(diǎn)是直接提供軟件設(shè)計(jì)編程，完成 asic 電路功能，不需要再通過(guò)集成電路工藝線加工?？删幊唐骷?asic 設(shè)計(jì)種類較多，可以適應(yīng)不同的需求。其中的pld 和 fpga 是用得比較普遍得可編程器件。適合于短開(kāi)發(fā)周期，有一定復(fù)雜性和電路規(guī)模的數(shù)字電路設(shè)計(jì)。尤其適合于從事電子系統(tǒng)設(shè)計(jì)的工程人員利用 eda 工具進(jìn)行 asic 設(shè)計(jì)。ic 設(shè)計(jì)需要根據(jù)電路功能和性能要求，選擇電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計(jì)規(guī)則，盡

44、量減小芯片面積、降低設(shè)計(jì)成本、縮短設(shè)計(jì)周期，最終設(shè)計(jì)出正確、合理的掩膜版圖，通過(guò)制版和工藝流片得到所需的集成電路。從經(jīng)濟(jì)學(xué)的角度看， asic 的設(shè)計(jì)要求是在盡可能短的設(shè)計(jì)周期內(nèi)，以最低的設(shè)計(jì)成本獲得成功的 asic 產(chǎn)品。但是，由于 asic 的設(shè)計(jì)方法不同，其設(shè)計(jì)成本也不同?，F(xiàn)在的大部分 asic 設(shè)計(jì)都是以半定制和 fpga 形式完成的。半定制和 fpga 可編程 asic 設(shè)計(jì)的元件成本比較： cbi c 元件成本 i c 價(jià)格的 25 倍。但是半定制 asic 必須以數(shù)量取勝，否者，其設(shè)計(jì)成本要遠(yuǎn)遠(yuǎn)大于 fpga 的設(shè)計(jì)成本。 asic 設(shè)計(jì)生產(chǎn)不單單要考慮元件成本，asic 元件的

45、批量大小、生產(chǎn)周期的長(zhǎng)短，產(chǎn)品利潤(rùn)、產(chǎn)品壽命等等因素，也是決定采取哪種設(shè)計(jì)方法、生產(chǎn)工藝和成本限制的重要因素。該方法采用預(yù)先設(shè)計(jì)好的稱為標(biāo)準(zhǔn)單元的邏輯單元，如門(mén)電路、多路開(kāi)關(guān)、觸發(fā)器、時(shí)鐘發(fā)生器等，將它們按照某種特定的規(guī)則排列成陣列，做成半導(dǎo)體門(mén)陣列母片或基片，然后根據(jù)電路功能和要求用掩膜版將所需的邏輯單元連接成所需的專用集成電路。目前，在集成電路界 asic 被認(rèn)為是一種為專門(mén)目的而設(shè)計(jì)的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。 asic 的特點(diǎn)是面向特定用戶的需求， asi c 在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密

46、性增強(qiáng)、成本降低等優(yōu)點(diǎn)。asic 分為全定制和半定制。全定制設(shè)計(jì)需要設(shè)計(jì)者完成所有電路的設(shè)計(jì)，因此需要大量人力物力，靈活性好但開(kāi)發(fā)效率低下。如果設(shè)計(jì)較為理想，全定制能夠比半定制的 asic 芯片運(yùn)行速度更快。半定制使用庫(kù)里的標(biāo)準(zhǔn)邏輯單元 (standard cell) ，設(shè)計(jì)時(shí)可以從標(biāo)準(zhǔn)邏輯單元庫(kù)中選擇 ssi ( 門(mén)電路 )、msi ( 如加法器、比較器等 )、數(shù)據(jù)通路(如 alu 、存儲(chǔ)器、總線等 )、存儲(chǔ)器甚至系統(tǒng)級(jí)模塊 (如乘法器、微控制器等)和 ip 核，這些邏輯單元已經(jīng)布局完畢，而且設(shè)計(jì)得較為可靠， 設(shè)計(jì)者可以較方便地完成系統(tǒng)設(shè)計(jì)。fpga 是 asic 的近親，一般通過(guò)原理圖、

47、vhdl 對(duì)數(shù)字系統(tǒng)建模，運(yùn)用 eda 軟件仿真、綜合，生成基于一些標(biāo)準(zhǔn)庫(kù)的網(wǎng)絡(luò)表，配置到芯 片即可使用。它與 asi c 的區(qū)別是用戶不需要介入芯片的布局布線和工藝問(wèn)題，而且可以隨時(shí)改變其邏輯功能，使用靈活。ic 的設(shè)計(jì)方法和手段經(jīng)歷了幾十年的發(fā)展演變，從最初的全手工設(shè)計(jì)發(fā)展到現(xiàn)在先進(jìn)的可以全自動(dòng)實(shí)現(xiàn)的過(guò)程。這也是近幾十年來(lái)科學(xué)技術(shù)，尤其是電子信息技術(shù)發(fā)展的結(jié)果。從設(shè)計(jì)手段演變的過(guò)程劃分，設(shè)計(jì)手段經(jīng)歷了手工設(shè)計(jì)、計(jì)算機(jī)輔助設(shè)計(jì)（ iccad ）、電子設(shè)計(jì)自動(dòng)化 eda 、電子系統(tǒng)設(shè)計(jì)自動(dòng)化 esda 以及用戶現(xiàn)場(chǎng)可編程器階段。集成電路制作在只有幾百微米厚的原形硅片上，每個(gè)硅片可以容納數(shù)百甚至

48、成千上萬(wàn)個(gè)管芯。集成電路中的晶體管和連線視其復(fù)雜程度可以由許多層構(gòu)成，目前最復(fù)雜的工藝大約由 6 層位于硅片內(nèi)部的擴(kuò)散層或離子注入層，以及 6 層位于硅片表面的連線層組成。就設(shè)計(jì)方法而言，設(shè)計(jì)集成電路的方法可以分為全定制、半定制和可編程 i c 設(shè)計(jì)三種方式。全定制 asi c 是利用集成電路的最基本設(shè)計(jì)方法（不使用現(xiàn)有庫(kù)單元），對(duì)集成電路中所有的元器件進(jìn)行精工細(xì)作的設(shè)計(jì)方法。全定制設(shè)計(jì)可以實(shí)現(xiàn)最小面積，最佳布線布局、最優(yōu)功耗速度積，得到最好的電特性。該方法尤其適宜于模擬電路，數(shù)?；旌想娐芬约皩?duì)速度、功耗、管芯面積、其它器件特性（如線性度、對(duì)稱性、電流容量、耐壓等）有特殊要求的場(chǎng)合；或者在沒(méi)有

49、現(xiàn)成元件庫(kù)的場(chǎng)合。特點(diǎn)：精工細(xì)作，設(shè)計(jì)要求高、周期長(zhǎng)，設(shè)計(jì)成本昂貴。由于單元庫(kù)和功能模塊電路越加成熟，全定制設(shè)計(jì)的方法漸漸被半定制方法所取代。在現(xiàn)在的 i c 設(shè)計(jì)中，整個(gè)電路均采用全定制設(shè)計(jì)的現(xiàn)象越來(lái)越少。全定制設(shè)計(jì)要求：全定制設(shè)計(jì)要考慮工藝條件，根據(jù)電路的復(fù)雜和難度決定器件工藝類型、布線層數(shù)、材料參數(shù)、工藝方法、極限參數(shù)、成品率等因素。需要經(jīng)驗(yàn)和技巧，掌握各種設(shè)計(jì)規(guī)則和方法 , 一般由專業(yè)微電子 ic 設(shè)計(jì)人員完成；常規(guī)設(shè)計(jì)可以借鑒以往的設(shè)計(jì)，部分器件需要根據(jù)電特性單獨(dú)設(shè)計(jì)；布局、布線、排版組合等均需要反覆斟酌調(diào)整，按最佳尺寸、最合理布局、最短連線、最便捷引腳等設(shè)計(jì)原則設(shè)計(jì)版圖。版圖設(shè)計(jì)與

50、工藝相關(guān)，要充分了解工藝規(guī)范，根據(jù)工藝參數(shù)和工藝要求合理設(shè)計(jì)版圖和工藝?；跇?biāo)準(zhǔn)單元的設(shè)計(jì)方法是：將預(yù)先設(shè)計(jì)好的稱為標(biāo)準(zhǔn)單元的邏輯單元，如與門(mén)，或門(mén)，多路開(kāi)關(guān)，觸發(fā)器等，按照某種特定的規(guī)則排列，與預(yù)先設(shè)計(jì)好的大型單元一起組成 asic ?；跇?biāo)準(zhǔn)單元的 asic 又稱為 cbi c(cellbasedic) 。單元庫(kù)中所有的標(biāo)準(zhǔn)單元均采用定制方法預(yù)先設(shè)計(jì)，如同搭積木或砌墻一樣拼接起來(lái)，通常按照等高不等寬的原則排列，留出寬度可調(diào)的布線通道。 cbi c 的主要優(yōu)、缺點(diǎn)：用預(yù)先設(shè)計(jì)、預(yù)先測(cè)試、預(yù)定特性的標(biāo)準(zhǔn)單元庫(kù)，省時(shí)、省錢(qián)、少風(fēng)險(xiǎn)地完成 asic 設(shè)計(jì)任務(wù)。設(shè)計(jì)人員只需確定標(biāo)準(zhǔn)單元的布局以及 c

51、bic 中的互連。標(biāo)準(zhǔn)單元可以置放于芯片的任何位置。所有掩膜層是定制的；可內(nèi)嵌定制的功能單元；制造周期較短，開(kāi)發(fā)成本不是太高。需要花錢(qián)購(gòu)買(mǎi)或自己設(shè)計(jì)標(biāo)準(zhǔn)單元庫(kù)；要花較多的時(shí)間進(jìn)行掩膜層的互連設(shè)計(jì)。基于門(mén)陣列的 asic 門(mén)陣列是將晶體管作為最小單元重復(fù)排列組成基本陣列，做成半導(dǎo)體門(mén)陣列母片或基片，然后根據(jù)電路功能和要求用掩膜版將所需的邏輯單元連接成所需的專用集成電路。用門(mén)陣列設(shè)計(jì)的 asic 中，只有上面幾層用作晶體管互連的金屬層由設(shè)計(jì)人員用全定制掩膜方法確定，這類門(mén)陣列稱為掩膜式門(mén)陣列 mga（maskedgatearray ）。門(mén)陣列中的邏輯單元稱為宏單元，其中每個(gè)邏輯單元的基本單元版圖相同，只有單元內(nèi)以及單元之