1-4測(cè)驗(yàn)-組成原理

1、1-4測(cè)驗(yàn)-(2)組成原理1. 用二進(jìn)制代碼表示的計(jì)算機(jī)語(yǔ)言稱為機(jī)器語(yǔ)言，用助記符編寫的語(yǔ)言稱為匯編語(yǔ)言。2. 計(jì)算機(jī)系統(tǒng)的三個(gè)層次結(jié)構(gòu)由內(nèi)到外分別是硬件系統(tǒng)、系統(tǒng)軟件和 應(yīng)用系統(tǒng)。3. 編譯方式是使用編譯程序把源程序編譯成機(jī)器代碼的目標(biāo)程序，并以 機(jī)器程序 的形式保留。4. 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，位于硬件系統(tǒng)之外的所有層次統(tǒng)稱為虛擬機(jī)5. 現(xiàn)在主要采用總線結(jié)構(gòu)作為計(jì)算機(jī)硬件之間的連接方式。6. 存儲(chǔ)程序，并按 地址 順序執(zhí)行，這是 馮.諾依曼 型計(jì)算機(jī)的工作原理。計(jì)算機(jī)中有兩股信息在流動(dòng)：一股是 控制信息，即操作命令，其發(fā)源地是 控制器，它分散流向各個(gè)部件；另一股是 數(shù)據(jù)信息，它受 控制信

2、息 的控制，從一個(gè)部件流向另一個(gè)部件，邊流動(dòng)邊加工處理。7. 假定基準(zhǔn)程序A在某計(jì)算機(jī)上的運(yùn)行時(shí)間為100s，其中90s為CPU寸間，其余為I/O時(shí)間。若CPU速度提高50%,1/0速度不變，則運(yùn)行基準(zhǔn)程序 A所耗費(fèi)的時(shí)間是（70s）。8. 至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示，其理由是 。A節(jié)約元件B.運(yùn)算速度快C.物理器件性能決定D.信息處理方便9. 對(duì)計(jì)算機(jī)的軟、硬件資源進(jìn)行管理，是的功能。A.操作系統(tǒng)B.數(shù)據(jù)庫(kù)管理系統(tǒng)C.語(yǔ)言處理程序D.用戶程序10. 馮諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPIE分它們的依據(jù)是（）A.指令操作碼的譯碼結(jié)果 B.指令和數(shù)據(jù)的

3、尋址方式C.指令周期的不同階段D.指令和數(shù)據(jù)所在的存儲(chǔ)單元11. 存儲(chǔ)字長(zhǎng)是指（）。A.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼的組合B.存放在一個(gè)存儲(chǔ)單元中二進(jìn)制代碼位數(shù)C.存儲(chǔ)單元的個(gè)數(shù)D.機(jī)器指令的位數(shù)12. 當(dāng)前設(shè)計(jì)高性能計(jì)算機(jī)的重要技術(shù)途徑是（）A.提高CP主頻B.擴(kuò)大主存容量 C.采用非馮諾依曼D.采用并行處理技術(shù)13. 兼容性是計(jì)算機(jī)的一個(gè)重要性能，通常是指向上兼容，即舊型號(hào)計(jì)算機(jī)的軟件可以不加修改地在新型號(hào)計(jì)算機(jī)上運(yùn)行。系列機(jī)通常具有這種兼容性。（錯(cuò)）14. 計(jì)算機(jī)“運(yùn)算速度”指標(biāo)的含義是指每秒鐘能執(zhí)行多少條操作系統(tǒng)的命令（對(duì)）15. 利用大規(guī)模集成電路技術(shù)把計(jì)算機(jī)的運(yùn)算部件和控制部件

4、做在一塊集成電路芯片上，這樣的一塊芯片叫做單片機(jī)（錯(cuò)）是cpu16. 馮諾依曼計(jì)算機(jī)體系結(jié)構(gòu)的基本思想是什么？按此思想設(shè)計(jì)的計(jì)算機(jī)硬件系統(tǒng)應(yīng)由哪些部件組成？它 們各起什么作用？（1）計(jì)算機(jī)應(yīng)包括運(yùn)算器、存儲(chǔ)器、控制器、輸入和輸出設(shè)備五大基本部分.（2）計(jì)算機(jī)內(nèi)部應(yīng)采用二進(jìn)制來(lái)表示指令和數(shù)據(jù).每條指令一般具有一個(gè)操作碼和一個(gè)地址碼.其中操作碼表示運(yùn)算性質(zhì)，地址碼指出操作數(shù)在存儲(chǔ)器中的地址.（3）將編好的程序送入內(nèi)存儲(chǔ)器中，然后啟動(dòng)計(jì)算機(jī)工作，計(jì)算機(jī)無(wú)需操作人員干預(yù)，能自動(dòng)逐條取出指令和執(zhí)行指令.按此思想設(shè)計(jì)的計(jì)算機(jī)硬件系統(tǒng)應(yīng)由運(yùn)算器、存儲(chǔ)器、控制器、輸入和輸出設(shè)備五大基本部分組成.計(jì)算器又稱算術(shù)

5、邏輯部件，簡(jiǎn)稱ALU,是計(jì)算機(jī)用來(lái)進(jìn)行數(shù)據(jù)運(yùn)算的部件.存儲(chǔ)器是計(jì)算機(jī)中具有記憶能力的部件，用來(lái)存放數(shù)據(jù)或程序.存儲(chǔ)器就是一種能根據(jù)地址接收或提供指令 或數(shù)九的裝置.控制器是計(jì)算機(jī)的指揮系統(tǒng)，計(jì)算機(jī)的工作就是在控制器下有條理的協(xié)調(diào)工作的.輸入設(shè)備是用來(lái)輸入程序和數(shù)據(jù)的部件.輸出設(shè)備是用來(lái)輸出結(jié)果的部件.第三章1. 根據(jù)連線的數(shù)量，總線可分為串行總線和 并行 總線，其中串行 總線一般用于長(zhǎng)距離的數(shù)據(jù)傳送。2. 主設(shè)備是指 已獲得總線控制權(quán) 的設(shè)備，從設(shè)備是指 被主設(shè)備所訪問(wèn)的設(shè)備。3. 異步方式下，總線操作周期時(shí)間不固定，通過(guò)應(yīng)答信號(hào)相互聯(lián)絡(luò)。4. 決定總線由哪個(gè)設(shè)備進(jìn)行控制稱為總線仲裁；實(shí)現(xiàn)總線

6、數(shù)據(jù)的定時(shí)規(guī)則稱為總線通信5. 衡量總線性能的一個(gè)重要指標(biāo)是總線的總線帶寬 ，即單位時(shí)間內(nèi)總線傳輸數(shù)據(jù)的能力。6. 總線 多路復(fù)用技術(shù)可以使不同的信號(hào)在同一條信號(hào)線上傳輸，分時(shí)使用。7.8.9.在集中式總線仲裁中，獨(dú)立請(qǐng)求方式感。在計(jì)數(shù)器定時(shí)查詢方式下，_設(shè)備地址線上的值和設(shè)備號(hào)相一致 在菊花鏈方式下，越接近控制器的設(shè)備優(yōu)先級(jí)方式響應(yīng)時(shí)間最快，鏈接查詢方式對(duì)電路故障最敏越高的設(shè)備可以乂使用總線。10. 計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)D加重了系統(tǒng)的A減少了信息傳輸量B提高了信息傳輸?shù)乃俣菴減少了信息傳輸線的條數(shù)工作量11. 信息可以在兩個(gè)方向上同時(shí)傳輸?shù)目偩€屬于。A單工總線B

7、 半雙工總線 C全雙工總線 D單向總線12. 在計(jì)數(shù)器定時(shí)查詢方式下，若計(jì)數(shù)從一次中止點(diǎn)開(kāi)始，則C每個(gè)設(shè)備的使用總線機(jī)會(huì)相等A設(shè)備號(hào)小的優(yōu)先級(jí)高B設(shè)備號(hào)大的優(yōu)先級(jí)高以上都不對(duì)13. 下面所列的不屬于系統(tǒng)總線接口的功能A數(shù)據(jù)緩存B數(shù)據(jù)轉(zhuǎn)換 C狀態(tài)設(shè)置D完成算術(shù)及邏輯運(yùn)算14. 在的計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址。以上三種都可以A單總線 B 雙總線 C 三總線D）。15. 同步通信之所以比異步通信具有較高的傳輸速率，是因?yàn)椋ㄍ酵ㄐ挪恍枰獞?yīng)答信號(hào)且總線長(zhǎng)度較短同步通信用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步同步通信中，各部件存取時(shí)間較接近以上各項(xiàng)因素的綜合結(jié)果16. 在現(xiàn)在流行的PC系統(tǒng)中，能與

8、外設(shè)進(jìn)行高速數(shù)據(jù)傳輸?shù)南到y(tǒng)總線是（）。A. ISA總線 B. PCI總線 C. EISA 總線D. CPU 總線17. 在系統(tǒng)總線上，不可能傳輸?shù)氖牵ǎ?。A.指令B.操作數(shù) C.握手（應(yīng)答信號(hào)）D.中斷類型信號(hào)18. 某總線有104根信號(hào)線，其中數(shù)據(jù)線32根，若總線工作頻率為33MHz則其理論最大傳輸率為（A.33MB/S B.64MB/S C.132MB/SD.164MB/S19. 總線的異步通信方式是（）。A既不采用時(shí)鐘信號(hào)，也不采用握手信號(hào)B只采用時(shí)鐘信號(hào)，不采用握手信號(hào)C不采用時(shí)鐘信號(hào)，只采用握手信號(hào)D既采用時(shí)鐘信號(hào)，也采用握手信號(hào)20. 下列關(guān)于USB總線特性的描述，錯(cuò)誤的是（A可實(shí)

9、現(xiàn)外設(shè)的即插即用和熱插拔B是一種通信總線，連接不同外設(shè)C可通過(guò)級(jí)聯(lián)方式連接多臺(tái)外設(shè)D同時(shí)可傳輸2位數(shù)據(jù)，數(shù)據(jù)傳輸率高21.“總線忙”的建立者是（）A總線控制器B CPU C獲得總線控制權(quán)的設(shè)備 D發(fā)出“總線請(qǐng)求”信號(hào)的設(shè)備22. 采用無(wú)壓縮方式傳輸一張分辨率為640x480像素，65535色的照片，設(shè)有效數(shù)據(jù)傳輸率為 56kbit/S，大約需要的時(shí)間是（）A 34.82 B 43.86 C 85.71D 87.77解析：65536色，故而顏色深度為16位，敞而占據(jù)的存儲(chǔ)空間為 640x480x16=4915200bit。有效傳輸 時(shí)間=4915200/（56 X 103）s 87.77s。4個(gè)

10、時(shí)鐘周期傳輸一個(gè)塊，則讀操作的總線23. 某總線支持二級(jí)cache塊傳輸方式，若每塊6個(gè)字，每字長(zhǎng)4B,時(shí)鐘頻率100MHZ當(dāng)讀操作時(shí)，第一個(gè) 時(shí)鐘周期接受地址，第二、三個(gè)時(shí)鐘周期為延時(shí)周期，另外用傳輸率為（343MB/S）總線寬度：6X 4=24B解析：讀操作的時(shí)鐘周期數(shù)：1+2+4=7 對(duì)應(yīng)的頻率：10八8/7數(shù)據(jù)傳輸率：24X （10八8/7）=343MB/s1 ”、邏輯“0 ”、浮空三種狀態(tài)。（對(duì)）（對(duì)）24. 三態(tài)緩沖門可組成運(yùn)算器的數(shù)據(jù)總線，它的輸出電平有邏輯25. 譯碼器是一種組合邏輯電路，而計(jì)數(shù)器是一種時(shí)序邏輯電路。（錯(cuò)）26. 大多數(shù)微型機(jī)的總線由地址總線、數(shù)據(jù)總線和控制總線

11、組成，因此，它們是三總線結(jié)構(gòu)的第四章1. 計(jì)算機(jī)系統(tǒng)的三級(jí)存儲(chǔ)器結(jié)構(gòu)指的是緩存、主存和輔存。2. 在多級(jí)存儲(chǔ)體系中，cache的主要功能是 提高存儲(chǔ)速度，虛擬存儲(chǔ)器的主要功能是增加存儲(chǔ)容量。3. 對(duì)存儲(chǔ)器的要求是 速度，容量，位價(jià)。為了解決這三個(gè)方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)器 體系結(jié)構(gòu)。4. 虛擬存儲(chǔ)器通常由主存和輔存兩級(jí)存儲(chǔ)系統(tǒng)組成。為了在一臺(tái)特定的機(jī)器上執(zhí)行程序，必須把邏輯地址 映像到這臺(tái)機(jī)器主存儲(chǔ)器的物理地址 空間上，這個(gè)過(guò)程稱為地址映像。5. cache是一種 高速緩沖存儲(chǔ)器，是為了解決CPI和主存之間 速度 不匹配而采用的一項(xiàng)重要的硬件技 術(shù)，現(xiàn)發(fā)展為 多級(jí)緩存 體系，指令和數(shù)據(jù)c

12、ache分設(shè)體系。6. 程序訪問(wèn)的局限性是使用（）的依據(jù)。A.緩沖 B. cache C.虛擬內(nèi)存D. 進(jìn)程7. 下列有關(guān)存儲(chǔ)器的描述中，不正確的是 。A.多體交叉存儲(chǔ)器主要解決擴(kuò)充容量問(wèn)題B.訪問(wèn)存儲(chǔ)器的請(qǐng)求是由CPI發(fā)出的C. cache與主存統(tǒng)一編址，即主存空間的某一部分屬于cache D. cache的功能全由硬件實(shí)現(xiàn)8. 為使虛存系統(tǒng)有效地發(fā)揮其預(yù)期的作用，所運(yùn)行的程序應(yīng)具有的特性是（）。A.該程序不應(yīng)含有過(guò)多的I/O操作B.該程序的大小不應(yīng)超過(guò)實(shí)際的內(nèi)存容量C.該程序應(yīng)當(dāng)具有較好的局部性D.該程序的指令相關(guān)不應(yīng)過(guò)多9. 在cache和主存的二級(jí)存儲(chǔ)體系中，主存與 cache同時(shí)訪問(wèn)

13、，cache的存取時(shí)間是100ns，主存為1000ns，如果希望有效（平均）存取時(shí)間不超過(guò)cahce存儲(chǔ)時(shí)間的115%則cache的命中率至少應(yīng)該為（）。A. 90% B. 98% C. 95%D. 99%解析：平均存取時(shí)間Ta=Tc*h+Tm*（1-h）,式中，Tc為cache的存取時(shí)間，Tn為主存的存取時(shí)間，代入數(shù)值，即 100*h+1000*（1 -h）v=1.15*100, 故 h=98.3%10. DRAM的刷新是以（）為單位的。A.集中刷新B.分散刷新 C.異步刷新 D.都不對(duì)11. 假定用若干2Kx4位的芯片組成一個(gè)8Kx8位的存儲(chǔ)器，則地址0B1FH所在芯片的最小地址是（）。A

14、. 0000H B.0600H C. 0700H D.0800H12. 某計(jì)算機(jī)字長(zhǎng)為16位，存儲(chǔ)器容量為256KB CPU按字尋址，其尋址范圍是（）。A. 0 219-1 B. 022-1 C. 0218-1D. 0 217-113. 已知單體存儲(chǔ)器的T為110ns，總線傳輸周期為10ns,則當(dāng)采用低位交叉的多模塊存儲(chǔ)器時(shí)，存儲(chǔ)體數(shù) 應(yīng)（）。A.大于11 B. 等于11 C. 小于11 D.大于等于1114. 在高速緩沖系統(tǒng)中，主存容量為 64MB cache為512KB則該存儲(chǔ)系統(tǒng)的容量為（）。A. 64MB+512KB B. 64MB C. 64MB 64MB+512KB D. 64MB

15、-512KB15. 在計(jì)算機(jī)中，存儲(chǔ)器是數(shù)據(jù)傳送的中心，但訪問(wèn)存儲(chǔ)器的請(qǐng)求是由CPU或I/O所發(fā)出的。（對(duì)）16. 為什么要把存儲(chǔ)系統(tǒng)細(xì)分成若干個(gè)級(jí)別？目前微機(jī)的存儲(chǔ)系統(tǒng)中主要有哪幾級(jí)存儲(chǔ)器？各級(jí)存儲(chǔ)器是 如何分工的？答：程序訪問(wèn)的局部性原理（1）空間局部：一個(gè)數(shù)據(jù)項(xiàng)被引用，那么與它地址相近的數(shù)據(jù)項(xiàng)可能很快被引 用；（2）時(shí)間局部：一個(gè)數(shù)據(jù)項(xiàng)被引用，在不久將來(lái)，它有可能再次被引用。目前微機(jī)的存儲(chǔ)系統(tǒng)主要有 3級(jí)，高速緩沖存儲(chǔ)器、內(nèi)存儲(chǔ)器和輔助存儲(chǔ)器高速緩沖存儲(chǔ)器：是一種高速、小容量存儲(chǔ)器，臨時(shí)存放指令和數(shù)據(jù)，以提高處理速度。內(nèi)存儲(chǔ)器：內(nèi)存存取速度快，CPI可直接對(duì)它進(jìn)行訪問(wèn)，用來(lái)存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)。輔存存儲(chǔ)容量大，價(jià)格低，CPI不能直接進(jìn)行訪問(wèn)，通常用來(lái)存放系統(tǒng)程序、大型文件及數(shù)據(jù)庫(kù)等。17. 計(jì)算機(jī)存儲(chǔ)系統(tǒng)分哪幾個(gè)層次？每一層次主要采用什么存儲(chǔ)介質(zhì)？其存儲(chǔ)容量和存取速度的相對(duì)關(guān)系 如何？答：存儲(chǔ)