數(shù)字電子技術(shù)基礎(chǔ) 試卷

1、裝訂線學(xué)年學(xué)期2011-2012 學(xué)年第一學(xué)期課程名稱數(shù)字電子技術(shù)基礎(chǔ)A 卷/B 卷命題教師馮曉華審批考試形式開(kāi)卷/閉卷考試類型考試/考查使用班級(jí)100401-100423考試時(shí)間考試地點(diǎn)學(xué)生班級(jí)姓名學(xué)號(hào)備注西安工業(yè)大學(xué)試題紙一、單選題（共計(jì) 20 分，每小題 2 分）1、若將一個(gè) TTL 異或門(mén)（輸入端為 A、B）當(dāng)作反相器使用，則 A、B 段應(yīng)() 連接。AA 或 B 有一個(gè)接 0BA 或 B 有一個(gè)接 1CA 和 B 并聯(lián)使用D不能實(shí)現(xiàn)2、（25.25）10=（）8 =（）BCDA.11001.01100101.00100101B 19.411001.01C.121.111001.01D

2、.31.2100101.001001013、邏輯函數(shù) F ( A, B, C) = ( AB) (BC) ( AC)的最簡(jiǎn)與或非式為（）A.F = ( AB + AC)B.F = ( AB + AC)C.F = ( AB + AC)D.F = ( AB + AC)4、二進(jìn)制編碼表如表所示，指出它的邏輯式為()A.B= Yo+Y1A=Y2+Y3B.B= Y2 +Y3A=Y1+Y3C.B= Y2+Y3A=Yo+Y2D.B= Y0+Y1A=Yo+Y25、邏輯電路如圖所示，當(dāng) RD=SD=“1”，A=“0”，R=“1”時(shí)，RS 觸發(fā)器（）。A.置“1”B.置“0”C.具 有 計(jì) 數(shù) 功 能D.保持SD

3、 SQACRQRD6、由開(kāi)關(guān)組成的邏輯電路如圖所示，設(shè)開(kāi)關(guān) A、B 分別有如圖所示為“0”和“1”兩個(gè)狀態(tài)，則電燈 HL 亮的邏輯式為（）A. F = AB + A BB. F = AB + ABC. F = AB + A BD. F = AB + A B6、 下圖中所示的是 4 位倒 T 形電阻網(wǎng)絡(luò)型 D/A 轉(zhuǎn)換器，若 VREF=10V，R= 10K，電流I=，當(dāng)輸入 d3d2d1d0=1000 時(shí) VO= 7、右圖中均為 TTL 門(mén)電路，能夠?qū)崿F(xiàn)F = ( AB) 的電路是（）A Y4B Y3C Y2D Y18、多諧振蕩器與單穩(wěn)態(tài)觸發(fā)器的區(qū)別之一是() A前者有 2 個(gè)穩(wěn)態(tài)，后者只有 1

4、 個(gè)穩(wěn)態(tài)B前者沒(méi)有穩(wěn)態(tài)，后者有 2 個(gè)穩(wěn)態(tài)C前者沒(méi)有穩(wěn)態(tài)，后者只有 1 個(gè)穩(wěn)態(tài)D兩者均只有 1 個(gè)穩(wěn)態(tài)，但后者的穩(wěn)態(tài)需要一定的外界信號(hào)維持9、分析如圖所示計(jì)數(shù)器的波形圖，可知它是一只 （）。A四進(jìn)制計(jì)數(shù)器B 五進(jìn)制計(jì)數(shù)器C六進(jìn)制計(jì)數(shù)器D七進(jìn)制計(jì)數(shù)器C Q0Q1 Q2 10、為了測(cè)得某水塔水位，采用傳感器和 A/D 芯片將水位高低轉(zhuǎn)換為數(shù)字量，已知水塔水位最大值 1m，要求能夠精確測(cè)量的 1mm，不考慮傳感器精度等其他因素的影響，所選擇的 A/D 芯片至少應(yīng)該為（）位。A8B10C12D14二、填空題（共計(jì) 10 分，每空 1 分。）1、用六位二進(jìn)制補(bǔ)碼表示十進(jìn)制數(shù)（-14）=補(bǔ)，用二進(jìn)制補(bǔ)碼運(yùn)

5、算計(jì)算式10-14= 2、一個(gè)五位二進(jìn)制加法計(jì)數(shù)器，由 00000 狀態(tài)開(kāi)始，問(wèn)經(jīng)過(guò) 169 個(gè)輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為 3、一個(gè) 4 位移位寄存器原來(lái)的狀態(tài)為 0000，如果串行輸入始終為 1，則經(jīng)過(guò) 4 個(gè)移位脈沖后， 寄存器的內(nèi)容為 4、為構(gòu)成 4096 8 的 RAM，需要片1024 2 的 RAM，并且需要有位地址碼可以完成尋址操作。5、某 ROM 陣列點(diǎn)陣圖如圖所示。F 與輸入變量 A、B、C 之間的邏輯關(guān)系式為：F ， 該電路的邏輯功能是：。輸入輸出三、分析與計(jì)算題（共計(jì) 28 分）1、（6 分）用卡諾圖化簡(jiǎn)y(A,B,C,D) = m(3,5,6,7,10) + d (0,

6、1,2,4,8)2、（6 分）已知邏輯電路圖及 C，SD ， RD 的波形，試畫(huà)出各輸出Q0 ，Q1及 F 的波形（設(shè)Q0，Q1 的初始狀態(tài)均為“0”）。Q0Q1FSDQQ0D1RC DQ oQ 1 o0C C SDR DQ0 Q1F 3、（8 分）用兩片 3 線-8 線譯碼器 74LS138 組成 4 線-16 線譯碼器，將輸入的 4 位二進(jìn)制代碼 D3 D2 D1 D0 譯成 16 個(gè)低電平信號(hào)Y0 Y15 。74LS138 的功能表如下所示。四、分析與設(shè)計(jì)題（共計(jì) 42 分）1、（10 分）如圖是一個(gè) 8 選 1 數(shù)據(jù)選擇器，當(dāng) A2A1A0 為 000 時(shí) D=D0、為 001 時(shí) D

7、=D1 為 111 時(shí) D=D7；試用該數(shù)據(jù)選擇器和必要的門(mén)設(shè)計(jì)一個(gè)電路，輸入為 4 位二進(jìn)制數(shù)，當(dāng)輸入數(shù)據(jù)能被 2 或 5 整除時(shí)輸出為 1，否則輸出為 0。允 許選擇S1S2 + S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7111111111011111111100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111104、（8 分）由 555 集成定時(shí)器組成的電路如圖所示。已知R1 100kW， R2 =100 kW，C 150mF，C 2

8、0.01mF。試說(shuō)明：（1）由 555 集成定時(shí)器和R1 、R2 、C 1 組成的是何種觸發(fā)器？（2）計(jì)算輸出脈沖的振蕩頻率和占空比？3、（10 分）利用同步 4 位二進(jìn)制計(jì)數(shù)器 74163 的置數(shù)端設(shè)計(jì)一個(gè)可控進(jìn)制計(jì)數(shù)器，當(dāng)輸入控制量 M=0 時(shí)工作在五進(jìn)制，M=1 時(shí)工作在十五進(jìn)制。請(qǐng)標(biāo)明計(jì)數(shù)輸入端和進(jìn)位輸出端，可以附加必要的門(mén)電路。CLKRLDEPET工作模式A0 A1 A2DGD0 D1 D2 D3 D4 D5 D6 D70X10X11X1111XX清零XX置數(shù)01保持X0保持（C=0）11計(jì)數(shù)輸入輸出R0(1)R0( 2)S9(1)S9( 2)CP1 CP2QD QC QB QA110 000011 0 00000 1 1 1001 011 1001( R0(1) R0( 2) ) = 1( S9(1) S9( 2) ) = 1CP 0 CPQD0CP QA CP二進(jìn)制計(jì)數(shù)五進(jìn)制計(jì)數(shù)8421 碼十進(jìn)制計(jì)數(shù)5421 碼十進(jìn)制計(jì)數(shù)2、（12 分）