習(xí)題課試題辯析

1、（考生注意：答卷封面需填寫自己的準(zhǔn)考證編號(hào)，答完后連同本試題一并交回!填空題（15分，每空1分）1.尾數(shù)向左規(guī)格化的規(guī)則是：尾數(shù)，階碼第6頁(yè)，共6頁(yè)2.一條指令32位bits，內(nèi)存若字節(jié)編址，讀取這條指令后，PC的值自動(dòng)3.直接、間接、立即3種尋址方式的指令執(zhí)行速 度，由快至 慢的排 序4.指令尋址分為5.用戶編程的地址稱為（物理地址/虛擬地址）。6.計(jì)算機(jī)系統(tǒng)中，記錄指令執(zhí)行結(jié)果特征狀態(tài)的寄存器是（寄存器）7.指令系統(tǒng)中通常都包含的指令類別有指令。8.DRAM存儲(chǔ)器采用柵極電容存儲(chǔ)信息，需要不斷選擇題（30分，每題2 分）1.定點(diǎn)16位字長(zhǎng)的字，采用補(bǔ)碼形式表示時(shí)，能表示的整數(shù)范圍是A-21

2、5 - + (215-1)B- (215 -) - + (215-)C- (215 + 1) +215D-215 +2152.硬件和軟件設(shè)計(jì)者都用分層的方法構(gòu)建計(jì)算機(jī)系統(tǒng)，硬件和底層軟件之間的接口，稱為3.A.操作系統(tǒng)B.系統(tǒng)軟件 C .指令集體系結(jié)構(gòu)D.驅(qū)動(dòng)程序下列說(shuō)法錯(cuò)誤的是A. Cache利用了時(shí)間局部性B.在一次讀操作中，返回的值取決于哪些塊在cache中C.存儲(chǔ)器層次結(jié)構(gòu)的大部分容量處于最低（外）層D. cache中存放的數(shù)據(jù)是低一級(jí)存儲(chǔ)器中數(shù)據(jù)的副本4.某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍5.A、4MBB、2MBC、2MD、1M系統(tǒng)地址總線的功能是選擇

3、主存單元地址 選擇進(jìn)行信息傳輸?shù)脑O(shè)備 選擇外存地址指定主存和I /O設(shè)備接口電路的地址6.指令周期是指CPU從主存取出一條指令的時(shí)間CPU執(zhí)行一條指令的時(shí)間CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間時(shí)鐘周期時(shí)間7.操作控制器的功能是A.產(chǎn)生時(shí)序信號(hào)B.從主存取出一條指令C.完成指令操作的譯碼9.在微型機(jī)系統(tǒng)中，外圍設(shè)備通過(guò)與主板的系統(tǒng)總線相連接。D.從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào),以解釋執(zhí)行該指令8.假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼A.11001011B.11010110C.11000001D.11001001A.適配器B

4、.設(shè)備控制器C.計(jì)數(shù)器 D.寄存器 10.微程序控制器中，機(jī)器指令與微指令的關(guān)系是A 每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行C 一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D 一條微指令由若干條機(jī)器指令組成11.雙端口存儲(chǔ)器所以能高速進(jìn)行讀/寫，是因?yàn)椴捎肁高速芯片 B兩套相互獨(dú)立的讀寫電路C流水技術(shù) D新型器件12. 一個(gè)彩色顯示器中的每個(gè)像素由三種基色（紅、綠、藍(lán)）構(gòu)成，每種基色用8位表示，分辨率為1280*800像素。為了保存一幀圖像需要多大的緩存?A. 1MBB. 2MBC. 3MBD. 4MB13. 算術(shù)下溢也稱為浮點(diǎn)數(shù)下溢，指的是運(yùn)算結(jié)果

5、很接近零，使得計(jì)算結(jié)果的大小小于浮點(diǎn)數(shù)可以表示的最小數(shù)字 運(yùn)算結(jié)果小于處理器所能表示的最小正數(shù);運(yùn)算結(jié)果小于處理器所能表示的最小負(fù)數(shù);運(yùn)算結(jié)果大于處理器所能表示的最大正數(shù)。14. 以下說(shuō)法中，錯(cuò)誤的是A不可屏蔽中斷NMI用于緊急故障處理;B保護(hù)斷點(diǎn)包括：將程序計(jì)數(shù)器、標(biāo)志寄存器的當(dāng)前值入棧;C在中斷服務(wù)程序的開(kāi)頭，需要把中斷服務(wù)程序中將要用到的寄存器內(nèi)存一 一進(jìn)棧，以免破壞這些寄存器的原有內(nèi)容，這叫保護(hù)現(xiàn)場(chǎng)；D在多級(jí)中斷系統(tǒng)中，為了支持中斷嵌套，在中斷服務(wù)程序開(kāi)始部分首先要關(guān)閉中斷允許標(biāo)志。15.下列四個(gè)關(guān)于SRAM和DRAM的敘述中，錯(cuò)誤的是DRAM主要的工作原理是利用電容內(nèi)存儲(chǔ)電荷的多少來(lái)

6、代表一個(gè)二進(jìn)制比 特（bit）是1還是0；由于SRAM具有復(fù)雜的內(nèi)部結(jié)構(gòu)，SRAM比DRAM的占用面積更大，因而 不適合用于高儲(chǔ)存密度、低成本的應(yīng)用;DRAM不需要刷新，SRAM需要刷新;SRAM是隨機(jī)訪問(wèn)存儲(chǔ)器，DRAM不是隨機(jī)訪問(wèn)存儲(chǔ)器;AB C D簡(jiǎn)答題（30分，每題5 分）1、如何理解軟件和硬件之間的等價(jià)性?2、試說(shuō)明什么是多模塊存儲(chǔ)器的低位交叉編址方式？低位交叉編址如何提高存儲(chǔ)性能?3、試說(shuō)明尋址方式對(duì)指令長(zhǎng)度的影響。4、5、試比較cache和主存之間的三種不同映射方式。6、試比較硬布線控制和微程序控制。四、分析設(shè)計(jì)題（共6題，75分）什么是同步和異步通信？比較它們的優(yōu)缺點(diǎn)和適用場(chǎng)合

7、。1、（10分）已知X和丫為定點(diǎn)小數(shù)，用補(bǔ)碼計(jì)算x+y的值并判斷是否溢出。(1) X = 0.1010 , 丫 = 0.1100(2) X = -0.1011, 丫 = 0.10012、（15分）某CPU可輸出數(shù)據(jù)線8條（D7D0 ），地址線20條（A19A0 ），控 制線1條（/WE）。目前使用的存儲(chǔ)空間為48KB，其中：16KB為ROM，擬用8KX8位的ROM芯片；32KB為RAM，擬用16KX4的RAM 芯片。（1）需要兩種芯片各多少片?（2）畫(huà)出CPU與存儲(chǔ)器之間的連線圖（譯碼器自定）。（3）寫出ROM和RAM的地址范圍。3、（10分）設(shè)某機(jī)字長(zhǎng)32位，CPU有32個(gè)32位的通用寄存器

8、，設(shè)計(jì)一個(gè)能容 納64種操作的單字長(zhǎng)指令系統(tǒng)。（1）如果是存儲(chǔ)器間接尋址方式的寄存器-存儲(chǔ)器型指令，能直接尋址的最大 主存空間是多少?（2）如果采用通用寄存器作為基址寄存器， 能直接尋址的最大主存空間又是多 少？4、（15分）某磁盤組有8片磁盤，每片可有兩個(gè)記錄面，存儲(chǔ)區(qū)域內(nèi)徑為20cm，外徑為30cm，道密度60道/cm，內(nèi)徑位密度500 b/cm，轉(zhuǎn)速3000r/min。試問(wèn)：（1）共有多少個(gè)存儲(chǔ)面可用？（2）共有多少個(gè)圓柱面？(3) 整個(gè)磁盤組的總存儲(chǔ)容量有多少？ (4)數(shù)據(jù)傳送率是多少？ 5、(10分)設(shè)某機(jī)有5級(jí)中斷:L0?L1?L2?L3?L4,其中斷響應(yīng)優(yōu)先次序?yàn)椋篖0最高？L1

9、次之? ? ?L4最低？現(xiàn)在要求將中斷處理次序改為 L- L3t L0t L4t L2,試(1)各級(jí)中斷服務(wù)程序中的各中斷屏蔽碼應(yīng)如何設(shè)置(設(shè)每級(jí)對(duì)應(yīng)一位，當(dāng)該位為“0表示中斷允許；當(dāng)該位為“1表示中斷屏蔽)?程序級(jí)別屏敝碼0級(jí)1級(jí)2級(jí)3級(jí)4級(jí)第0級(jí)第1級(jí)第2級(jí)第3級(jí)第4級(jí)(2)若這5級(jí)同時(shí)發(fā)出中斷請(qǐng)求，試畫(huà)出進(jìn)入各級(jí)中斷處理過(guò)程示意圖。& (15分)CPU結(jié)構(gòu)如圖所示，其中有一個(gè)累加寄存器 AC、一個(gè)狀態(tài)條件寄存器 和其他4個(gè)寄存器，各部件之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。主存CPUIAC1h111|控制器ALU1: (1111111111 1K+1!II(1)標(biāo)明4個(gè)寄存器的名稱。簡(jiǎn)述取指令的數(shù)據(jù)通路。(