QuartusⅡ81入門教程一個(gè)Verilog程序的編譯和功能仿真

1、Quartus 8.1 入門教程（一個(gè) Verilog 程序的編譯和功能仿真）Quartus 是 Altera 公司推出的專業(yè) EDA 工具，支持原理圖輸入、硬件描述語(yǔ)言的輸 入等多種輸入方式。 硬件描述語(yǔ)言的輸入方式是利用類似高級(jí)程序的設(shè)計(jì)方法來(lái)設(shè)計(jì)出數(shù)字 系統(tǒng)。接下來(lái)我們對(duì)這種智能的 EDA 工具進(jìn)行初步的學(xué)習(xí)。使大家以后的數(shù)字系統(tǒng)設(shè)計(jì)更 加容易上手。菜單欄 第一步：打開軟件資源管理窗口工作區(qū)任務(wù)管理窗口信息欄快捷工具欄快捷工具欄：提供設(shè)置（ setting），編譯（ compile ）等快捷方式，方便用戶使用，用戶也可 以在菜單欄的下拉菜單找到相應(yīng)的選項(xiàng)。 菜單欄：軟件所有功能的控制選項(xiàng)

2、都可以在其下拉菜單中找到。 信息欄：編譯或者綜合整個(gè)過(guò)程的詳細(xì)信息顯示窗口，包括編譯通過(guò)信息和報(bào)錯(cuò)信息。注意以下 命名 要一致。所建工程的保存路徑第二步：新建工程（ filenew Project Wizard）1 工程名稱：工程名稱頂層模塊名（芯片級(jí)設(shè)計(jì)為實(shí)體名） ，要求 與工程名稱相同2 添加已有文件（沒(méi)有已有文件的直接跳過(guò)next ）如 果有已經(jīng) 存在的 文 件就在該過(guò)程中添加，軟 件將直接 將用戶 所 添 加的文件 添加到 工 程中。3 選擇芯片型號(hào)（我們選擇 MAX3000A 系列下的 EPM3256AQC208-10 芯片） （注：如果不下載到開發(fā)板上進(jìn)行測(cè)試，這一步可以不用設(shè)置)

3、所選的 芯片 的系列型號(hào)快速搜索所需的芯片選擇芯片4 選擇仿真，綜合工具（第一次實(shí)驗(yàn)全部利用 quartus 做，三項(xiàng)都選 None，然后 next ）選擇時(shí)序分析儀5 工程建立完成（點(diǎn) finish ）工程建立完成， 該窗口顯示所建立工程所有 的芯片，其他第三方 EDA 工具選擇情況， 以及模塊名等等信息。第三步：添加文件( filenew VHDL file)，新建完成之后要先保存。我們選擇 Verilog HDL File設(shè)計(jì)文件格式既選擇 Verilog 文本輸入形式第四步：編寫程序以實(shí)現(xiàn)一個(gè)與門和或門為例， Verilog 描述源文件如下： module test(a,b,out1,

4、out2); input a,b;Output out1,out2; assign out1=a&b; assign out2=a | b; endmodule 然后保存源文件；第五步：檢查語(yǔ)法(點(diǎn)擊工具欄的這個(gè)按鈕(start Analysis & synthesis )語(yǔ)法檢查成功，沒(méi)有 error 級(jí)別以上的錯(cuò)誤該窗口顯示了語(yǔ)法檢查后的詳細(xì) 信息，包括所使用的 io 口資源的多 少等內(nèi)容，相應(yīng)的英文名大家可以 自己查閱點(diǎn)擊確定完成語(yǔ)法檢查 第六步：（鎖定引腳，點(diǎn)擊工具欄的（ pin planner ） （注：如果不下載到開發(fā)板上進(jìn)行測(cè)試，引腳可以不用分配）雙擊 location 為您的輸

5、入輸出配置引腳第七步：整體編譯（工具欄的按鈕（ start Complilation）該窗口給出綜合后代碼的資源使第八步：功能仿真（直接利用 quratus 進(jìn)行功能仿真）1用情況既芯片型號(hào)等等信息。將仿真類型設(shè)置為功能仿真( AssignmentssettingSimulator Settings 下拉 Function )Functional 表示功能仿真， 既不包括時(shí)序 信息， timinng 表示時(shí)序仿真。加入線及寄存器的延時(shí)信息2 建立一個(gè)波形文件：newVector Waveform File )添加波形文件作為信號(hào)輸出文件，以便觀察信號(hào)的輸出情況然后導(dǎo)入引腳（雙擊 Name下面空

6、白區(qū)域 Node Finderlist 點(diǎn)擊）：雙擊彈出右邊的對(duì)話框點(diǎn)擊產(chǎn)生端口列表點(diǎn)擊產(chǎn)生端口列表點(diǎn)擊如下圖添加信號(hào)接下來(lái)設(shè)置激勵(lì)信號(hào)（單擊 選擇 TimingMultiplied by 1 ）接下來(lái)開始仿真（仿真前要將波形文件保存，點(diǎn)擊工具欄開始仿真）：然后要先生成仿真需要的網(wǎng)表（工具欄 processingGenerate FunctionalSimulation Netlist )我們自定義的輸入信號(hào)設(shè)置 b 信號(hào)源的時(shí)候類同設(shè)置 a 信號(hào)源，最后一步改為 Multiplied by 2設(shè)置仿真的開始及結(jié)束時(shí)間設(shè)置輸入信號(hào)周期由 a ，b 兩個(gè)信號(hào)經(jīng)過(guò)我們?cè)O(shè)計(jì)的模塊產(chǎn)生的結(jié)果觀察波形，剛好符合我們的邏輯。功能仿真通過(guò)。第九步：下載(點(diǎn)擊 ( Programmer)，再點(diǎn)擊 Hardware Setup 配置下載電纜 , 單擊 彈出窗 口 的“ Add Hardware ” 按 鈕， 選擇 并口 下 載 ByteBlasterMV or ByteBlasterMV ，單擊“ Close