十六進(jìn)制計(jì)數(shù)器

1、4 5 3 同步計(jì)數(shù)器在數(shù)字電路中，將能夠?qū)崿F(xiàn)計(jì)數(shù)邏輯功能的器件稱(chēng)為計(jì)數(shù)器，計(jì)數(shù)器計(jì)數(shù)的 脈沖信號(hào)是觸發(fā)器輸入的CP信號(hào)。數(shù)字電路所接觸到的計(jì)數(shù)器種類(lèi)繁多，對(duì)計(jì)數(shù)器按進(jìn)制來(lái)分有二進(jìn)制，十進(jìn) 制和任意進(jìn)制的計(jì)數(shù)器； 按觸發(fā)方式來(lái)分有同步和異步計(jì)數(shù)器； 按計(jì)數(shù)的規(guī)則來(lái) 分有加法和減法計(jì)數(shù)器等。描述計(jì)數(shù)器的一個(gè)重要參數(shù)稱(chēng)為計(jì)數(shù)器的計(jì)數(shù)容量。 計(jì)數(shù)器計(jì)數(shù)器容量的定 義是：計(jì)數(shù)器所能夠記憶的輸入脈沖個(gè)數(shù)。因例 4-1 所分析的時(shí)序邏輯電路能夠記憶的輸入脈沖個(gè)數(shù)是5，所以，例 4-1所示電路的計(jì)數(shù)容量為 5，又稱(chēng)為 5 進(jìn)制加法同步計(jì)數(shù)器。因例 4-2 所示的電路能夠記憶的輸入脈沖個(gè)數(shù)是 4，所以，例 4

2、-2 所示電路 的計(jì)數(shù)容量是 4。又因?yàn)樵撾娐酚?jì)數(shù)的規(guī)則是加法或減法可逆的，所以，例 4-2 所示的電路為同步 4 進(jìn)制加 / 減計(jì)數(shù)器。因例 4-3 所示的電路能夠記憶的輸入脈沖個(gè)數(shù)是 10，所以，該電路的計(jì)數(shù)容 量是 10。又因?yàn)樵撾娐返挠|發(fā)信號(hào)是異步的，所以，例 4-3 所示的電路又稱(chēng)為 十進(jìn)制加法異步計(jì)數(shù)器。計(jì)數(shù)器的容量又稱(chēng)為計(jì)數(shù)器的長(zhǎng)度或模， 簡(jiǎn)稱(chēng)計(jì)數(shù)容量。 由上面的分析可見(jiàn)， 計(jì)數(shù)容量描述了計(jì)數(shù)器電路所能夠輸出的有效狀態(tài)數(shù)。 若用n表示計(jì)數(shù)器輸出的 二進(jìn)制數(shù)的位數(shù)，則該計(jì)數(shù)器的最大計(jì)數(shù)容量 M為2n0例4-1，例 4-2 和例4-3 詳細(xì)的介紹了時(shí)序邏輯電路的分析方法，研究時(shí)序 邏

3、輯電路的問(wèn)題也是分析和設(shè)計(jì)， 下面以計(jì)數(shù)器為例子來(lái)介紹時(shí)序邏輯電路的設(shè) 計(jì)方法0設(shè)計(jì)時(shí)序邏輯電路的方法與設(shè)計(jì)組合邏輯電路的方法相似， 第一步都是進(jìn)行 邏輯問(wèn)題的抽象0在組合邏輯電路的設(shè)計(jì)中，將具體的邏輯問(wèn)題抽象成真值表， 而在時(shí)序邏輯電路的設(shè)計(jì)中，應(yīng)將具體的邏輯問(wèn)題抽象成狀態(tài)轉(zhuǎn)換圖0第二步都是畫(huà)出卡諾圖，并利用卡諾圖進(jìn)行邏輯函數(shù)式的化簡(jiǎn)0在組合邏輯 電路的設(shè)計(jì)中，化簡(jiǎn)所得到的結(jié)果為最簡(jiǎn)與或式，而在時(shí)序邏輯電路的設(shè)計(jì)中， 化簡(jiǎn)所得到的結(jié)果為時(shí)序邏輯電路中觸發(fā)器的狀態(tài)方程0第三步都是選擇器件搭電路，在組合邏輯電路的設(shè)計(jì)中，通常用得 . 摩根定 理處理最簡(jiǎn)與或式，將最簡(jiǎn)與或式轉(zhuǎn)化成與非 -與非式來(lái)搭

4、電路；在時(shí)序邏輯電 路的設(shè)計(jì)中， 應(yīng)先選定所用的觸發(fā)器器件， 然后根據(jù)化簡(jiǎn)得到的觸發(fā)器狀態(tài)方程 列出相應(yīng)的驅(qū)動(dòng)方程，根據(jù)驅(qū)動(dòng)方程來(lái)搭建電路0面以計(jì)數(shù)器電路為例，詳細(xì)討論時(shí)序邏輯電路的設(shè)計(jì)方法01同步二進(jìn)制計(jì)數(shù)器能夠?qū)崿F(xiàn)二進(jìn)制數(shù)計(jì)數(shù)功能的器件稱(chēng)為二進(jìn)制計(jì)數(shù)器。二進(jìn)制計(jì)數(shù)器有加法 和減法，同步和異步之分。一位二進(jìn)制數(shù)計(jì)數(shù)器只能對(duì)0和1二個(gè)狀態(tài)進(jìn)行計(jì)數(shù)，二位二進(jìn)制數(shù)計(jì)數(shù)器 可計(jì)數(shù)4個(gè)狀態(tài)，三位二進(jìn)制數(shù)計(jì)數(shù)器可計(jì)數(shù) 8個(gè)狀態(tài)，四位二進(jìn)制數(shù)計(jì)數(shù)器可 計(jì)數(shù)16個(gè)狀態(tài)。四位二進(jìn)制數(shù)計(jì)數(shù)器是數(shù)字電路中常用的器件，四位二進(jìn)制數(shù)計(jì)數(shù)器又稱(chēng)為十六進(jìn)制計(jì)數(shù)器。目前市場(chǎng)上已經(jīng)有十六進(jìn)制加法計(jì)數(shù)器的集成電路產(chǎn)品 7416

5、1，下面來(lái)討論十六進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)問(wèn)題。根據(jù)前面介紹的知識(shí)已知，時(shí)序邏輯電路設(shè)計(jì)的第一步是根據(jù)具體的邏輯問(wèn) 題，畫(huà)出時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換圖。設(shè)所設(shè)計(jì)的電路為4位同步二進(jìn)制加法計(jì) 數(shù)器，即十六進(jìn)制加法計(jì)數(shù)器。根據(jù)計(jì)數(shù)器狀態(tài)轉(zhuǎn)換的特點(diǎn)可得十六進(jìn)制加法計(jì) 數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖4-38所示。根據(jù)時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換圖可畫(huà)出時(shí)序邏輯電路狀態(tài)變量末態(tài)的卡諾 圖如圖4-39所示。畫(huà)圖4-39的方法是：將縱，橫坐標(biāo)的變量當(dāng)作觸發(fā)器的初態(tài)，根據(jù)初態(tài)值 找出初態(tài)值所對(duì)應(yīng)的最小項(xiàng)位置，將觸發(fā)器的末態(tài)寫(xiě)在最小項(xiàng)方框內(nèi)分式的分子 上，將時(shí)序邏輯電路的輸出狀態(tài)寫(xiě)在最小項(xiàng)方框內(nèi)分式的分母上。例如，初態(tài)為0111，在

6、0111所對(duì)應(yīng)的最小項(xiàng)位置上寫(xiě)末態(tài)和輸出狀態(tài)的分 式為 1000/0。為了利用卡諾圖進(jìn)行邏輯函數(shù)式的化簡(jiǎn)，將圖 4-39所示的卡諾圖拆成如圖 4-40所示的五張，每一張卡諾圖都表示一個(gè)觸發(fā)器的末態(tài)隨初態(tài)變化的邏輯函 數(shù)關(guān)系，對(duì)這些卡諾圖進(jìn)行化簡(jiǎn)可得時(shí)序邏輯電路中各觸發(fā)器的狀態(tài)方程。m、aa1/01100i1 j11il00110A0111KI 110 謎制訃址誥存融發(fā)器狀七吏就何匚謁圖根據(jù)圖4-40可得各觸發(fā)器的狀態(tài)方程和輸出方程為Q=Q22 3 + (0? +01 +0o)Qs = QQiQqQ* +0】Qi0q2qj+i = qgQ + +d)2=mea +me2( 4-29)er1 =

7、q0y=Q3Q2Q1Q0若選擇JK觸發(fā)器來(lái)搭建電路，因JK觸發(fā)器的狀態(tài)方程為 廣二 利用比較系數(shù)的方法可得電路的驅(qū)動(dòng)方程為(4-30)J3=K3= QAQq 二疋2 二 QiQc二疋1二Qq幾*=1根據(jù)式4-30搭建的電路如圖4-41所示4 ikAAA_AH 1-11 4ft :MWvKABttffi在實(shí)際生產(chǎn)的計(jì)數(shù)器芯片中，為了增加芯片的功能和使用的靈活性，通常在電路中附加有擴(kuò)展功國(guó)】121位|n：碰肌計(jì)數(shù)遵門(mén)的世乍劇曲；能的控制輸入端。4位同步二進(jìn)制數(shù)計(jì)數(shù)器74161的邏輯圖如圖4-42( a)所示, 圖4-42 (b)為74161的符號(hào)。由圖4-42(a)可見(jiàn)，集成電路74161除了圖4

8、-41所示的幾個(gè)引腳外，還增加 了并行數(shù)據(jù)輸入端D, D, D，D0,置零(復(fù)位)控制信號(hào)輸入端R，預(yù)置數(shù)控制信號(hào)輸入端_?，工作狀態(tài)控制端EP和ET。正確使用74161的關(guān)鍵是熟悉這 些輸入控制端引腳的功能，74161輸入控制端引腳的功能表如表4-16所示表4-16 74161輸入控制端引腳的功能表CPRLDEPET工作狀態(tài)X0XXX置零H10XX預(yù)置數(shù)X1101保持X11X0保持（但C=0H1111計(jì)數(shù)由表4-16可見(jiàn)，當(dāng)74161的I時(shí)，計(jì)數(shù)器被置零（復(fù)位），不管計(jì)數(shù)器原來(lái)處在什么狀態(tài)，只要 二:的信號(hào)一出現(xiàn)，計(jì)數(shù)器的末態(tài)都是 0000。當(dāng)/ L丨時(shí)，計(jì)數(shù)器進(jìn)入預(yù)置數(shù)的狀態(tài)，在觸發(fā)脈沖的

9、作用下，并行數(shù)據(jù) 輸入端的并行數(shù)據(jù)DDDD輸入計(jì)數(shù)器，計(jì)數(shù)器的末態(tài)為 QQQQ= DsDDD;當(dāng)5 =， =，且EP=ET=1寸，計(jì)數(shù)器才工作在計(jì)數(shù)的狀態(tài)下。根據(jù)4位二進(jìn)制數(shù)計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖可以很方便的畫(huà)出電路的時(shí)序圖，4位二進(jìn)制計(jì)數(shù)器的時(shí)序圖如圖4-43所示。uiI i i i io IIII III=Ik-lII_III IIiHiiii i i i i r i iiIE1I III I I I I I I t IIi 13巾位同步 歲制WWitftJ由圖4-43可見(jiàn)，若將CP當(dāng)作輸入的基準(zhǔn)信號(hào)，從 Q引出輸出信號(hào)，因Q0 是觸發(fā)器FF。的輸出信號(hào)端，單個(gè)觸發(fā)器組成二進(jìn)制計(jì)數(shù)器，所以，觸

10、發(fā)器FF。0111 igOClfl-OIKI 1；IK)1 CiIHOj .Joiio a101II? 1I】1 ： 0x/xx/xx/xx/x|()|:| I-HCXJU 1x/xx/xMl 15同冶十適制計(jì)數(shù)黔的k制fl號(hào)的頻率是組成二分頻電路，從Q0引出信號(hào)的頻率是CP信號(hào)頻率的1/2 ;若 從Q引出輸出信號(hào)，因Q是觸發(fā)器FFi的輸出信號(hào)端，兩個(gè)觸發(fā) 器組成四進(jìn)制計(jì)數(shù)器，所以，觸發(fā)器 FR和FFi組成四分頻電路， 從Q引出信號(hào)的頻率是CP信號(hào)頻率的1/4 ;同理可得從Q3引出信 CP信號(hào)頻率的1/8 ;從Q引出信號(hào)的頻率是CP信號(hào)頻率的1/16。在數(shù)字電路中將頻率較高的輸入脈沖信號(hào) CP

11、變成頻率較低的輸出脈沖信號(hào) 的過(guò)程稱(chēng)為分頻的過(guò)程，能夠?qū)嵭蟹诸l作用的器件稱(chēng)為分頻器。因計(jì)數(shù)器有分頻 的功能，所以，計(jì)數(shù)器在數(shù)字電路中，除了當(dāng)計(jì)數(shù)器使用外，還大量的用作分頻2 同步十進(jìn)制計(jì)數(shù)器能夠?qū)崿F(xiàn)十進(jìn)制數(shù)計(jì)數(shù)功能的器件稱(chēng)為十進(jìn)制計(jì)數(shù)器。十進(jìn)制計(jì)數(shù)器同樣有加法和減法，同步和異步之分。設(shè)計(jì)同步十進(jìn)制計(jì)數(shù)器的第一步也是畫(huà)出時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換圖，同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖 4-44所示。圈4-加対曲十逍羽加I也訃業(yè)蠱的狀朮轅拠腔根據(jù)圖4-44的狀態(tài)轉(zhuǎn)換圖也可畫(huà)出時(shí)序邏輯電路狀態(tài)變量末態(tài)的卡諾圖如 圖4-45所示。圖4-45中打X的各項(xiàng)表示電路的無(wú)關(guān)項(xiàng)。為了利用卡諾圖進(jìn)行邏輯函數(shù)式的化簡(jiǎn)

12、，必須將圖4-45所示的卡諾圖拆成如圖4-46所示的五張。0000000010氓承述屮T0X。01QlQp 嗚(J：QX 00 01 Hao0lflu巧Q0 01 I I 10001/A0QLX0x沖010001Ll00piGis5qX 00 01 】Q0110()|(1卩i01001 T1屮屮00411100000000更X1IXx01J5OL1J00QI H 104-46網(wǎng)步十進(jìn)制計(jì)址計(jì)輸出堂h卜的諾國(guó)根據(jù)卡諾 圖化簡(jiǎn)的方法可得時(shí)序邏輯電路中各觸發(fā)器的狀態(tài)方程和輸出方程為QY = QQQ Qi + QqQh=Q1Q0Q2 +9i + Go )02 = 2io + Q1Q0Q2-1 : ：

13、：! ：:. Z I ：2 ： J ： _ Z ； I ： ： ： ： -L.C 4-31)QJ+1 = 6oF = QQ注意：上面對(duì)和進(jìn)行化簡(jiǎn)的方法與前面介紹的內(nèi)容有所差別。在對(duì)丄進(jìn)行化簡(jiǎn)時(shí)，根據(jù)前面的知識(shí)，最小項(xiàng)mi5和mi應(yīng)取0,此時(shí) 丄J 的最簡(jiǎn)表達(dá)式為比式4-31中的表達(dá)式更簡(jiǎn)單，但對(duì)稱(chēng)性不好。在搭建計(jì)數(shù)器電路時(shí)，為了使電路具有很好的對(duì)稱(chēng)性，通常令 JK 觸發(fā)器的輸入信號(hào)J=K,在這種情況下，JK觸發(fā)器轉(zhuǎn)化成T觸發(fā)器，使用T觸發(fā) 器搭建電路可以實(shí)現(xiàn)電路的對(duì)稱(chēng)性。為了使二的狀態(tài)方程與T觸發(fā)器的狀態(tài)方程 J、丨相對(duì)應(yīng)，特將最小項(xiàng)mi5和mi的值取1,化簡(jiǎn)得到式4-31所示的結(jié)果。U II

14、(J IU -根據(jù)前面的知識(shí)可知，對(duì)二J進(jìn)行化簡(jiǎn)時(shí)，最小項(xiàng)mi5若取“ 1”，的最簡(jiǎn)表達(dá)式為|，該式雖然比式4-31中，的表達(dá)式更簡(jiǎn) 單，但 J最簡(jiǎn)表達(dá)式的第一項(xiàng)中不含觸發(fā)器的初態(tài) Q3項(xiàng)，列觸發(fā)器的驅(qū)動(dòng)方 程時(shí)需采用配項(xiàng)的方法將觸發(fā)器的初態(tài) Q3項(xiàng)前的系數(shù)求出，比較麻煩。為了避 免配項(xiàng)的麻煩，利用卡諾圖進(jìn)行觸發(fā)器狀態(tài)方程的化簡(jiǎn)時(shí)， 不能盲目的追求狀態(tài) 方程的最簡(jiǎn)而將觸發(fā)器的初態(tài)消掉。正確的化簡(jiǎn)法是：注意保留觸發(fā)器的初態(tài)， 并使初態(tài)前的系數(shù)為最簡(jiǎn)。在利用T觸發(fā)器搭建電路時(shí)還要對(duì)的狀態(tài)方程進(jìn)行處理，使?fàn)顟B(tài)方程的形式與T觸發(fā)器狀態(tài)方程的形式相對(duì)應(yīng)。處理的過(guò)程如下Qz+1 QQQ S3 + GqCs

15、 = GQQG+G22 + Go 63=(Q2&Q0 +QQh)Qh + QoQs=(QQiQo + QoQQ- + Qf)Q + Q(jQQ(4-32)=(03 6100 +22)2 +(Co + So(23)0S=(& Q1Q0+ QqQ=(Ci&Go2i&Go 十 Qo Q mQoQwQ 2 Qi=(QQiQn +22)2 + 2032222=(QQiG + QoQJQm +(QQQ 口 +QoPJ2注意：在上面運(yùn)算的過(guò)程中使用了覺(jué)和：*-：. 的關(guān)系。根據(jù)式4-32和式4-31可得觸發(fā)器的驅(qū)動(dòng)方程為爲(wèi)=QqQiQq +22(4-33)為=QQqT = 2oG3竝=1It 1 17+進(jìn)制

16、計(jì)數(shù)霜的辿外比根據(jù)式4-33搭建的電路如圖4-47所示。因十進(jìn)制計(jì)數(shù)器內(nèi)部含有四個(gè)觸發(fā)器，四個(gè)觸發(fā)器可輸出 4位二進(jìn)制數(shù)，4 位二進(jìn)制數(shù)可描述16種狀態(tài)。十進(jìn)制計(jì)數(shù)器僅用這16種狀態(tài)中的10種，還有 6種狀態(tài)作為電路的無(wú)關(guān)項(xiàng)沒(méi)有用。計(jì)數(shù)器在正常工作的狀態(tài)下，電路的狀態(tài)應(yīng)處在有效循環(huán)的圈內(nèi)，這些無(wú)關(guān) 項(xiàng)將不會(huì)出現(xiàn)。但是，計(jì)數(shù)器在剛接通電源工作的時(shí)候，這些無(wú)關(guān)項(xiàng)有可能出現(xiàn)。 當(dāng)無(wú)關(guān)項(xiàng)出現(xiàn)的時(shí)候，電路處在無(wú)效循環(huán)的工作狀態(tài)下，在觸發(fā)脈沖的作用下， 電路的狀態(tài)可以從無(wú)效循環(huán)自動(dòng)進(jìn)入有效循環(huán)的過(guò)程稱(chēng)為自啟動(dòng)。為了計(jì)數(shù)器工作的穩(wěn)定性，要求計(jì)數(shù)器應(yīng)工作在能夠自啟動(dòng)的狀態(tài)下。 為了保證所設(shè)計(jì)的計(jì)數(shù) 器可以自啟

17、動(dòng)，電路設(shè)計(jì)完之后，應(yīng)對(duì)所設(shè)計(jì)的電路進(jìn)行自啟動(dòng)的分析。當(dāng)自啟動(dòng)分析證明所設(shè)計(jì)的電路具有自啟動(dòng)的功能時(shí)， 所設(shè)計(jì)的電路才是合 理的。若自啟動(dòng)分析證明所設(shè)計(jì)的電路沒(méi)有自啟動(dòng)的功能， 應(yīng)改進(jìn)電路的設(shè)計(jì)使 電路具有自啟動(dòng)的功能。根據(jù)例 4-3所介紹的方法可得圖4-47所示電路包含自 啟動(dòng)過(guò)程的狀態(tài)轉(zhuǎn)換圖如圖4-48所示。此ZR時(shí)年世樹(shù)電務(wù)檢過(guò)程的狀缶轉(zhuǎn)換陽(yáng)由圖4-48可見(jiàn)，圖4-47所示的電路具有自啟動(dòng)的功能。在圖 4-47電路的基礎(chǔ)上增加與 74161芯片相同的控制信號(hào)輸入端即可組成同步十進(jìn)制加法計(jì)數(shù)器集成電路芯片74160。圖4-49(a)是74160芯片的邏輯圖，圖4-49 (b)是74160芯

18、片的 符號(hào)。Lt t-19 713UI 芯片旳逕*11輕(b)U1LI0000 0：1 (MOI ：U i.-iiiiinn i：i.in 01(11 o：JOI I - II110(). i iLIIO.O! 101 0pjl/O:UOl.l oin iirmi .1l I 51同弘I追劃忒也計(jì)故崔的F；諾汕正確使用74160芯片的關(guān)鍵也是熟悉這些輸入控制端引腳的 功能，因74160芯片輸入控制端引腳的功能與74161芯片輸入控 制端引腳的功能表完全相同，所以表4-16也是74160芯片輸入控 制端引腳的功能表。在設(shè)計(jì)電路的過(guò)程中，為了保證所設(shè)計(jì)的計(jì)數(shù)器具有自啟動(dòng)的功能，可以在 邏輯抽象時(shí)預(yù)

19、先設(shè)定自啟動(dòng)的過(guò)程，如圖4-50所示。國(guó)1-50十用制址眩訃故器的吭尙轉(zhuǎn)挾冒例4-5設(shè)計(jì)同步十進(jìn)制減法計(jì)數(shù)器，設(shè)該計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖預(yù)先設(shè)定為如圖4-50所示的形式。解自啟動(dòng)過(guò)程設(shè)定以后，計(jì)數(shù)器電路中，觸發(fā)器狀態(tài)方程的卡諾圖已經(jīng) 不包含無(wú)關(guān)項(xiàng)。與圖4-50狀態(tài)轉(zhuǎn)換圖相對(duì)應(yīng)的卡諾圖如圖 4-51所示。根據(jù)前面所介紹的方法將圖4-51所示的卡諾圖拆成5張，并對(duì)卡諾圖進(jìn)行 化簡(jiǎn)，可得組成計(jì)數(shù)器的各觸發(fā)器的狀態(tài)方程和輸出方程為6 = (016120)61 +(Ci+&)GaT-1 = L- L- ： l- 1 i - jC 4-34)防1 = Qo若選擇D觸發(fā)器來(lái)搭建電路，根據(jù) D觸發(fā)器的狀態(tài)方程 V

20、-匚，可得電路的驅(qū)動(dòng)方程為+ QiQiQQi = Q2Q1QQ Q3 +22 +Q2 +鳥(niǎo)2(4-35)6 = (Qs. QiQoQ + (2i + 2o)Gj = QwQQQq + Q1Q2 +QQ) D Qq (03 + )Gi + 2a Ci = Q0Q3Q1 + Q0Q2Q1 + Q9Q1a = Qo因時(shí)序邏輯電路是由觸發(fā)器和組合邏輯電路組成，利用PLD器件搭建組合邏輯電路非常簡(jiǎn)單，所以，時(shí)序邏輯電路可以由PLD器件和觸發(fā)器組成。利用PLD器件和D觸發(fā)器組成的同步十進(jìn)制減法計(jì)數(shù)器的邏輯圖如圖4-52所示。同步加法計(jì)數(shù)器和減法計(jì)數(shù)器是數(shù)字電路中常用的時(shí)序邏輯電路，目前，市 場(chǎng)上已經(jīng)有可實(shí)

21、現(xiàn)加法或減法計(jì)數(shù)功能的集成電路計(jì)數(shù)器，典型的同步十進(jìn)制可逆計(jì)數(shù)器芯片是74LS19Q 74LS190芯片在不同的輸入控制信號(hào)作用下，可實(shí)現(xiàn) 加法或減法計(jì)數(shù)的功能。74LS190的功能表如表4-17所示。74LS190的符號(hào)與 74160芯片的符號(hào)相同，差別僅在狀態(tài)控制端引腳的名稱(chēng)上。表4-17 74LS190輸入控制端引腳的功能表CPSLDUfD工作狀態(tài)X11X保持XX0X預(yù)置數(shù)010加法計(jì)數(shù)FL011減法計(jì)數(shù)3.任意進(jìn)制的計(jì)數(shù)器能夠?qū)崿F(xiàn)N進(jìn)制計(jì)數(shù)功能的計(jì)數(shù)器稱(chēng)為任意進(jìn)制的計(jì)數(shù)器。任意進(jìn)制的計(jì)數(shù) 器可以利用前面介紹的方法來(lái)設(shè)計(jì)實(shí)現(xiàn)，也可以利用現(xiàn)有的十進(jìn)制或十六進(jìn)制集 成電路計(jì)數(shù)器通過(guò)適當(dāng)?shù)倪B接

22、來(lái)實(shí)現(xiàn)。 顯然，利用現(xiàn)有的十進(jìn)制或十六進(jìn)制集成 電路計(jì)數(shù)器通過(guò)適當(dāng)?shù)倪B接來(lái)實(shí)現(xiàn)任意進(jìn)制的計(jì)數(shù)器比較簡(jiǎn)單，下面來(lái)介紹連接的方法。（1） NM的情況設(shè)已有M進(jìn)制的集成電路芯片，現(xiàn)要將該芯片改成N進(jìn)制的計(jì)數(shù)器，且NM 下面以一個(gè)具體的例子來(lái)說(shuō)明連接的方法。例4-6 用十進(jìn)制加法計(jì)數(shù)器芯片74160組成同步七進(jìn)制加法計(jì)數(shù)器。解在74160的狀態(tài)轉(zhuǎn)換圖上設(shè)法將3（ 10-7=3）個(gè)狀態(tài)跳越掉，即可組 成七進(jìn)制的計(jì)數(shù)器，七進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖4-53所示。611-53七進(jìn)制抑汎囂的狀?lèi){犧換曲圖4-53說(shuō)明在十進(jìn)制加法計(jì)數(shù)器上設(shè)法將 0111, 1000和1001三個(gè)狀態(tài)跳 躍掉，將十進(jìn)制的計(jì)數(shù)器

23、變成七進(jìn)制的計(jì)數(shù)器。根據(jù)74160芯片的功能表可知,跳躍可以在異步置零輸入端 二或預(yù)置數(shù)輸入端二加適當(dāng)?shù)男盘?hào)來(lái)實(shí)現(xiàn)。圖 4-53說(shuō)明兩種不同的連接方法的跳躍情況。(a) 一EpUh Mi Qj ET 71160 LPDi Dj4 5VUEH-56七進(jìn)捌i|救搭的建接沱當(dāng)輸入的器復(fù)位，輸出CP信號(hào)變成低電平0時(shí)，低電平0的信號(hào)使基本RS觸發(fā)Q=Q 二二，74160的復(fù)位信號(hào)消失，74160進(jìn)入正常的計(jì)數(shù)狀態(tài)。采用異步置零輸入端改進(jìn)電路較麻煩，所以，在實(shí)際電由上面的分析可見(jiàn)，路中通常是采用4-54 (b)所示的電路進(jìn)行任意進(jìn)制計(jì)數(shù)器的改接。若實(shí)際的電路只要求是七進(jìn)制的計(jì)數(shù)器，并不要求一定要從000

24、0開(kāi)始計(jì)數(shù),還可以采用如圖4-56所示的電路實(shí)現(xiàn)七進(jìn)制計(jì)數(shù)器的連接。圖4-56電路的工作原理是：當(dāng)74160的狀態(tài)為1001時(shí)，74160的進(jìn)位信號(hào) 輸出端c輸出高電平的進(jìn)位信號(hào)，該信號(hào)經(jīng)非門(mén)電路產(chǎn)生:的預(yù)置數(shù)信號(hào)輸入74160的預(yù)置數(shù)信號(hào)輸入端，使74160進(jìn)入預(yù)置數(shù)的工作狀態(tài)，在 CP觸發(fā) 脈沖的驅(qū)動(dòng)下，74160將并行數(shù)據(jù)輸入端的信號(hào)0011輸入計(jì)數(shù)器，使計(jì)數(shù)器的 狀態(tài)變成0011,將74160的三個(gè)狀態(tài)0000, 0001和0010跳躍掉，組成七進(jìn)制 的計(jì)數(shù)器。(2)NMW情況在NM的情況下，必須用多片M進(jìn)制的計(jì)數(shù)器組合成N進(jìn)制的計(jì)數(shù)器。在組 合的過(guò)程中，片與片之間的連接方式有串行進(jìn)位

25、和并行進(jìn)位兩種，進(jìn)制改變的方 法也有整體復(fù)位和整體置數(shù)兩種，下面以具體的例子來(lái)說(shuō)明任意進(jìn)制計(jì)數(shù)器的組 成方法。例4-7用十六進(jìn)制加法計(jì)數(shù)器74161組成同步六十進(jìn)制加法計(jì)數(shù)器。N大于十六進(jìn)制計(jì)數(shù)器的M,所以，要用兩片74161解因六十進(jìn)制計(jì)數(shù)器的 來(lái)組成六十進(jìn)制的計(jì)數(shù)器。圖1-57用申彳了址4方式鈕成的六卜M岫&S因60可寫(xiě)成10X6,也可 寫(xiě)成5X 12等。這種情況說(shuō)明，在N可分解為兩個(gè)小于 M的因數(shù)M和M相乘時(shí)， 可采用串行進(jìn)位或并行進(jìn)位的方式將進(jìn)制分別為 M和M的兩個(gè)計(jì)數(shù)器串聯(lián)組成N 進(jìn)制的計(jì)數(shù)器。以10X 6為例，用串行進(jìn)位方式組成的六十進(jìn)制計(jì)數(shù)器如圖 4-57 所示。該電路的工作原理

26、是：芯片74161 （1）組成十進(jìn)制的計(jì)數(shù)器，芯片74161 （2） 組成六進(jìn)制計(jì)數(shù)器。當(dāng)芯片74161（ 1）的輸出為1001時(shí)，與非門(mén)G的輸出為低 電平信號(hào)，該輸出信號(hào)除了產(chǎn)生芯片74161（ 1）所需的預(yù)置數(shù)的信號(hào)外， 還作為芯片74161（ 2）的觸發(fā)信號(hào)。在CP觸發(fā)信號(hào)的驅(qū)動(dòng)下，芯片74161（ 1） 被置數(shù)回到初態(tài)0000的同時(shí)，與非門(mén)G的輸出從0跳變?yōu)?,產(chǎn)生一個(gè)脈沖上 升沿，觸發(fā)芯片74161 （2）計(jì)數(shù)一次。上述的工作過(guò)程說(shuō)明，芯片74161（ 1）計(jì)數(shù)十個(gè)脈沖，芯片74161（2）計(jì) 數(shù)一個(gè)脈沖。兩個(gè)計(jì)數(shù)器之間的進(jìn)制為十進(jìn)制，兩個(gè)計(jì)數(shù)器進(jìn)制數(shù)相乘的結(jié)果為 六十，組成六十進(jìn)制

27、的計(jì)數(shù)器。由圖4-57可見(jiàn)，串行進(jìn)位連接方式的特點(diǎn)是第一片的進(jìn)位信號(hào)與第二片的 觸發(fā)脈沖信號(hào)以串聯(lián)的形式相連接，所以，稱(chēng)為串行進(jìn)位連接方式。工作在串行 進(jìn)位連接方式的兩片計(jì)數(shù)器處在異步工作的狀態(tài)下，因這種工作狀態(tài)不利于整體 復(fù)位或置數(shù)功能的實(shí)現(xiàn)，所以在實(shí)際電路中通常采用并行進(jìn)位的方式來(lái)連接電 路。用并行進(jìn)位方式組成的六十進(jìn)制計(jì)數(shù)器如圖4-58所示。-=04 “-二=071l，：pQpQ? Q吃,L田血6址Q(chēng)u：釦 7116 l)LD37 1161 12) LD% Dl u, dK3 +5131 l 1M4-59用片廿13位丹式加成的人十進(jìn)制計(jì)歎：!：由圖4-58可見(jiàn)，并行進(jìn)位方式兩片計(jì)數(shù)器的觸

28、發(fā)信號(hào)是相同的，工作在同 步計(jì)數(shù)的狀態(tài)下。并行進(jìn)位方式計(jì)數(shù)器的工作原理是：在工作的過(guò)程中，因芯片 74161（ 1）的 EP和ET控制端接高電平信號(hào)1,該芯片始終工作在計(jì)數(shù)的狀態(tài)下；因芯片74161（2）的EP和ET控制端通過(guò)非門(mén)電路與芯片74161（ 1）譯碼電路與非門(mén)G的輸 出信號(hào)相接，只有當(dāng)與非門(mén)G輸出低電平時(shí)，芯片74161（2）才進(jìn)入計(jì)數(shù)的工 作狀態(tài)，反之芯片74161（ 2）不計(jì)數(shù)。由圖4-58可見(jiàn)，芯片74161（ 1）為十進(jìn)制計(jì)數(shù)器，芯片74161（2）為六進(jìn) 制計(jì)數(shù)器。當(dāng)芯片74161（ 1）的狀態(tài)為1001時(shí)，與非門(mén)G輸出低電平，該信號(hào) 通過(guò)非門(mén)電路成為高電平，使芯片 74

29、161 （2）的EP和 ET控制端為高電平，芯 片74161 （2）進(jìn)入計(jì)數(shù)的狀態(tài)，在觸發(fā)脈沖的驅(qū)動(dòng)下，芯片74161 （1）回到初態(tài)0000的同時(shí)，芯片74161 （2）計(jì)數(shù)一個(gè)輸入脈沖后退出計(jì)數(shù)的狀態(tài)。綜上所述可得圖4-58電路動(dòng)作的特點(diǎn)是：第一片芯片計(jì)數(shù)十個(gè)脈沖，第二片芯片只計(jì)數(shù)一個(gè)脈沖，兩片計(jì)數(shù)器進(jìn)制數(shù)相乘的結(jié)果為60,所以，圖4-58所示的電路為六十進(jìn)制計(jì)數(shù)器。5Vli 11HS?OIVccLT _ 7 K8I 也 RBOA J, A | A 2 A i gdva b c d e fVecEYjjT憫!_0ai/RBOCRBI A 0 A I A A ;lGND1I PHEpOo Q

30、 0/ 0.吃 P Hill ()L0 P% Dj 內(nèi) d/ i n j_14#=wEjjQi Q i? i 一 酊列國(guó)【命氓叫D.皿R -5V制I 59 A I幼:h!訃數(shù)肚故的忖示電胳在圖4-58電路的基礎(chǔ)4-59所示的六十進(jìn)制計(jì)數(shù)上，接上顯示譯碼器和七段字符顯示器即可組成如圖 器數(shù)碼顯示電路。圖4-59所示電路的工作原理是：從計(jì)數(shù)器 74161（ 1）和74161 （20輸出的 二進(jìn)制數(shù)代碼，分別輸入顯示譯碼器 7448的數(shù)據(jù)輸入端，驅(qū)動(dòng)數(shù)碼顯示管顯示 09和05的數(shù)碼，給出60進(jìn)制數(shù)碼顯示的結(jié)果。若給圖4-59所示的電路提供精確的秒脈沖信號(hào) CP圖4-59所示的電路即可 組成電子鐘秒針

31、時(shí)間顯示電路。再搭建一個(gè)與圖4-59完全相同的六十進(jìn)制計(jì)數(shù)器顯示電路，并將秒針時(shí)間顯示電路的進(jìn)位輸出信號(hào)作為該電路的觸發(fā)脈沖信 號(hào)，即可組成電子種的分針時(shí)間顯示電路。 在分針時(shí)鐘顯示電路的前面再加一級(jí) 12進(jìn)制或24進(jìn)制的計(jì)數(shù)器顯示電路，并將分針時(shí)間顯示電路的進(jìn)位輸出信號(hào)作 為該電路的觸發(fā)脈沖信號(hào)，即可組成時(shí)針時(shí)間顯示電路。時(shí)針時(shí)間顯示電路，分針時(shí)間顯示電路和秒針時(shí)間顯示電路組合起來(lái)，即可 組成用數(shù)碼顯示的電子鐘。利用計(jì)數(shù)器組成的分頻器，對(duì)晶體振蕩器輸出的高頻 信號(hào)進(jìn)行分頻處理后，可獲得電子鐘所需的秒脈沖信號(hào)（第5章介紹）。例4-7說(shuō)明的是N=MK M的情況，當(dāng)N不能寫(xiě)成MX M的情況下，必須

32、用整 體置數(shù)或整體置零的方法來(lái)組成任意進(jìn)制的計(jì)數(shù)器。整體置數(shù)的特點(diǎn)是：多片計(jì)數(shù)器采用并行進(jìn)位的連接方式，且各計(jì)數(shù)器預(yù)置數(shù)輸入控制端二連接在一起。i ef& Qi Oj U if 一即7Hfii回 rP7(P0l| D| D：. D?R閣i也 皺嘰?-竝出話/,紐成的W M 和器整體置零的特點(diǎn)EpOn Qi Qj QjcI 73161 I J) LOxrq是：多片計(jì)數(shù)器采用并行進(jìn)位的連接方式，且各計(jì)數(shù)器置零輸入控制端F連接在一起。因整體置數(shù)電路較整體置零電路工作的可靠性高，所以，實(shí)際電路大多是采 用整體置數(shù)的連接方法。采用整體置數(shù)連接方法的電路如圖4-60所示。例4-8 試分析圖4-60所示電路

33、的進(jìn)制數(shù)，并說(shuō)明該電路的分頻比是多 少。解圖4-60所示的電路由兩級(jí)并行進(jìn)位方式組成的任意進(jìn)制計(jì)數(shù)器，其 中的74161（ 1）芯片的EP和ET控制端接高電平，該芯片在任何時(shí)刻都處在計(jì) 數(shù)的工作狀態(tài)下，該芯片的輸出信號(hào)為任意進(jìn)制計(jì)數(shù)器輸出二進(jìn)制數(shù)的低位；因74161（ 2）芯片的EP和 ET控制端接74161 （1）芯片的進(jìn)位信號(hào)輸出端 C,所以, 74161 （2）芯片只有在74161（ 1）芯片有進(jìn)位輸出信號(hào)時(shí)才處在計(jì)數(shù)的工作狀 態(tài)下。因74161為十六進(jìn)制的計(jì)數(shù)器，所以，74161（2）芯片計(jì)數(shù)狀態(tài)的特點(diǎn)是， 輸入16個(gè)脈沖，74161（ 2）只計(jì)數(shù)一個(gè)脈沖。因圖4-60電路的兩個(gè)計(jì)數(shù)器芯片的預(yù)置數(shù)輸入控制端_相連，所以，圖4-60所示電路為整體置數(shù)連接方式的任意進(jìn)制計(jì)數(shù)器。預(yù)置數(shù)信號(hào)由與非門(mén)電 路組成的譯碼器來(lái)提供。由圖4-60可見(jiàn)，當(dāng)芯片74161（2）的輸出為0101，芯 片74161（ 1）的輸出為0010時(shí)，由與非門(mén)電路組成的譯碼器輸出為低電平0的信號(hào)。在該信號(hào)的作用下，圖4-60所示的計(jì)數(shù)器電路將進(jìn)入預(yù)置數(shù)的工作狀態(tài)， 在CP信號(hào)的驅(qū)動(dòng)下，