基于Cadence的模擬集成電路設(shè)計(jì)

1、基于cadence的模擬集成電路設(shè)計(jì)實(shí)踐 電子科學(xué)與技術(shù)實(shí)驗(yàn)室 目錄1、cadence概述12、運(yùn)行cadence32.1 啟動cadence之前的配置32.2 啟動cadence32.3建立個人工作庫43、電路圖的輸入composer73.1新建原理圖73.2添加器件83.3連線103.4設(shè)置元件參數(shù)113.5放置端口123.6檢查并存儲134、創(chuàng)建symbolcomposer144.1打開inverter原理圖144.2創(chuàng)建symbol144.3編輯symbol并保存155、電路仿真ade165.1創(chuàng)建緩沖器原理圖和symbol165.2創(chuàng)建仿真電路185.3打開仿真環(huán)境195.4仿真設(shè)置

2、205.5選擇輸出，并保存當(dāng)前仿真設(shè)置215.6進(jìn)行仿真并查看波形215.7仿真結(jié)果分析226、mos晶體管的i-v特性246.1創(chuàng)建cellview并畫出電路圖246.2 mos管的輸入特性曲線256.2 mos管的輸出特性曲線277、mos晶體管柵源電容測試297.1 mos晶體管柵源電容測試297.2體效應(yīng)327.3 mos晶體管電容測試348、mos晶體管共源級放大器388.1啟動cadence388.2電路圖輸入388.3設(shè)置元件參數(shù)388.4電路仿真分析398.4.1直流仿真398.4.2交流分析438.4.3瞬態(tài)分析448.5 mos二極管接法的負(fù)載468.5.1電路圖468.5

3、.2電路仿真468.6電流源負(fù)載的共源級508.6.1電路圖508.6.2電路仿真519、簡單差動放大器實(shí)驗(yàn)549.1啟動cadence549.2電路圖輸入549.3計(jì)算、設(shè)置元件參數(shù)559.4仿真579.4.1 dc掃描及輸入輸出共模范圍579.4.2 ac分析，觀察相位裕度649.4.3共模增益，共模抑制比(cmrr)679.4 .4 電源抑制比(psrr)681、cadence概述作為流行的eda工具之一，cadence 一直以來以其強(qiáng)大的功能受到廣大eda工程師的青睞。cadence 可以完成整個ic設(shè)計(jì)流程的各個方面，如電路圖輸入(schematic input)、電路仿真(anal

4、og simulation)、版圖設(shè)計(jì)（layout design）、版圖驗(yàn)證（layout verification）、寄生參數(shù)提取（layout parasitic extraction）以及后仿真（post simulation）。如圖1.1所示，我們給出了一個簡單的模擬集成電路設(shè)計(jì)流程，以及對應(yīng)的cadence工具。如圖1.1 cadence模擬集成電路設(shè)計(jì)流程本實(shí)驗(yàn)指導(dǎo)書針對以上流程，通過設(shè)計(jì)一個簡單的緩沖器的原理圖到最終的版圖，對cadence的composer， analog desing environment，virtuoso，assura等各大功能模塊逐一做個簡單介紹。此外

5、還包括一些cadence平臺的知識介紹。cadence開發(fā)了自己的編程語言skill以及相應(yīng)的編譯器，整個cadence可以理解為一個搭建在skill語言平臺上的可執(zhí)行文件集。初學(xué)者對此可以不用理會，當(dāng)用戶深入后，可以用skill語言對cadence設(shè)計(jì)工具進(jìn)行擴(kuò)展。2、運(yùn)行cadence2.1 啟動cadence之前的配置cadence初次啟動之前需要如下一些配置文件：.cshrc文件：有關(guān)一些cadence必需的環(huán)境變量，如cadence軟件的路徑及l(fā)icense。.cdsenv文件：包含cadence各種工具的一些初始設(shè)置。.cds.lib文件：用戶庫的管理文件，在第一次運(yùn)行cadenc

6、e時自動生成。.cdsinit文件：包含cadence的一些初始化設(shè)置以及快捷鍵設(shè)置。實(shí)際上，機(jī)房中我們已將各配置文件寫好，只要在終端中執(zhí)行cds.setup2.2 啟動cadence在桌面上雙擊xmanager enterprise圖標(biāo)，然后雙擊xstart圖標(biāo)出現(xiàn)xstart窗口，如圖2.1所示：圖2.1 cadence啟動界面在password一欄輸入123456，然后點(diǎn)擊run 按鈕，運(yùn)行軟件，等待一段時間，出現(xiàn)xstart命令窗口，如圖2.2所示：圖2.2 命令輸入窗口在命令窗口輸入cd shiyan/0901（2班輸入cd shiyan/0902 ），回車，然后輸入cds.setu

7、p，回車，最后輸入icfb& ，回車，就會打開cadence的命令解釋窗口ciw(command interpreter window)，如圖2.3所示：圖2.3 cadence主控窗口ciw是cadence的集成設(shè)計(jì)環(huán)境，cadence的大部分工具都可以從這里打開。其中最上方是標(biāo)題欄，第二行是菜單欄。中間部分是輸出區(qū)域，許多命令的結(jié)果在這里顯示。一些出錯信息也在這里顯示，要學(xué)會輸出區(qū)域中獲取相應(yīng)的信息。接下來一行是命令輸入行，cadence的許多操作可以通過鼠標(biāo)執(zhí)行，也可以通過輸入命令來執(zhí)行。2.3建立個人工作庫cadence是以庫來組織文件的。為了使我們的工作和系統(tǒng)中的其它庫區(qū)別，我們需要

8、建立自己的工作庫。有兩種方法來建立新庫，一是通過菜單欄tool-library manager打開庫管理器，另一種是通過file-new-library來建立新庫。這里我們用第一種方法建立新庫。單擊菜單欄tool-library manager，會打開lm（library manager）窗口，如圖2.4所示：圖2.4 lm窗口該窗口列出了當(dāng)前已有的庫。點(diǎn)擊file-newlibrary,打開new library窗口，如圖2.5所示：圖2.5 新建庫窗口在name一欄輸入要新建的庫名，如mylib，然后單擊ok確定。出現(xiàn)technology file設(shè)置窗口，如圖2.6所示：圖2.6 tec

9、hnology file 設(shè)置窗口如果不做版圖設(shè)計(jì)的話，就不需要tf文件。這里我們選擇第三項(xiàng)dont need a techfile，單擊ok確定?，F(xiàn)在，本教程需要的庫就設(shè)置好了。3、電路圖的輸入composer本章將通過畫一個cmos反相器來簡單的介結(jié)電路圖設(shè)計(jì)流程。cadence用于原理圖設(shè)計(jì)的工具稱為composer。3.1新建原理圖類似于新建一個庫，有兩種方法可以新建原理圖，一是通過庫管理器，另一種是通過ciw菜單新建。這里我們直接通過ciw來新建原理圖。在ciw窗口中，file-new-cellview，彈出新建對話框，如圖3.1所示：圖3.1 新建原理圖于library name欄

10、選擇自己的工作庫，如mylib，在cell name 欄輸入原理圖名字，如inverter，于tool欄選擇電路編輯工具composer-schematic，此時view name欄自動變?yōu)閟chematic，最后單擊ok，這樣就會彈出composer主界面，如圖3.2所示。圖3.2 composer主界面composer主界面包括：標(biāo)題欄，菜單欄，工具欄，狀態(tài)欄（第二行），提示區(qū)（就是最底下那行）以及最大的那個工作區(qū)。標(biāo)題欄和菜單欄沒什么好說的，狀態(tài)欄會提示當(dāng)前的命令以及所選擇的物體個數(shù)，提示區(qū)會告訴你當(dāng)前應(yīng)該做什么事。作為初學(xué)者，在設(shè)計(jì)電路過程中應(yīng)該要仔細(xì)閱讀提示區(qū)中的信息。此外，還需要注

11、：composer中的多數(shù)命令會一直保持，直到你調(diào)用其它令令替代它或者按esc取消，尤其是在執(zhí)行delete命令時，忽視這一點(diǎn)很可能會誤刪除，一定要多加小心！composer的undo操作默認(rèn)只通進(jìn)行一次（可以在ciw窗口的option-user preferences 中修改，最多可以是10）。所以每完成一個命令，記著按esc取消當(dāng)前命令。點(diǎn)擊工具欄的zoomin和zoomout按鈕可以放大縮小電路圖。鍵入快捷鍵f可以使電路圖自動縮放到合適大小。編輯電路圖過程中注意要及時保存，保存方法是菜單欄-design-save，也可以鍵入快捷鍵大寫的s(shift+s)來保存。3.2添加器件現(xiàn)在，我們

12、要開始畫一個標(biāo)準(zhǔn)的cmos反相器。一個反相器包括pmos、nmos、vdd、gnd。添加器件有三種方法，菜單欄-add-instance；鍵入快捷鍵i；工具欄instance，彈出對話框如圖3.3所示：圖3.3 添加器件窗口點(diǎn)擊browse，彈出庫瀏覽器，如圖3.4所示，cadence的大部分基本元器件符號都可以在analoglib庫中找到。圖3.4 庫瀏覽器依次點(diǎn)擊analoglib-pmos4-symbol，再單擊close。剛才的添加器件窗口發(fā)生變化，如圖3.5所示：圖3.5 選擇了元件后的添加器件窗口可以發(fā)現(xiàn)library，cell，view等都自動填上了相應(yīng)的信息。同時多出了一些參數(shù)

13、列表（拖動滾動條可以看到更多）。點(diǎn)擊hide隱藏當(dāng)前窗口，此時鼠標(biāo)對應(yīng)有一個pmos的symbol，此時按r鍵，可以旋轉(zhuǎn)pmos，繼續(xù)點(diǎn)擊鼠標(biāo)左鍵，否則按esc取消當(dāng)前的放置器件命令。同樣的方法繼續(xù)放置nmos晶體管，對應(yīng)的器件名稱為nmos4。此外還要放置電源與地，電源與地在analoglib中，對應(yīng)的器件名為vdd、gnd。放置完所有器件后的原理圖如圖3.6所示。 圖3.6 放置完電源與地 圖3.7 連線3.3連線現(xiàn)在要用導(dǎo)線把器件連起來。畫導(dǎo)線的方法有三種：菜單欄-add-wire(narrow)，鍵入快捷鍵w，工具欄wire(narrow)。注意區(qū)別wire(narrow)與wire(

14、wide)，wire(narrow)表示普通連接導(dǎo)線，而wire(wide)表示總線接。線連接的快捷鍵是大寫的w。進(jìn)入連線命令后，于起點(diǎn)單擊左鍵，再于終點(diǎn)單擊左鍵。畫完一段導(dǎo)線后，此時并沒有退出畫線命令，可以繼續(xù)畫連接線，直到畫完所所有的連接線后，按esc退出畫線命令。連好線的電路圖如圖3.7所示，其中左右兩條水平導(dǎo)線是后在連連接端口用的。還可以對畫好的線進(jìn)行命名，鍵入快捷鍵l（小寫），在彈出的對話框中輸入線名，比如a，點(diǎn)擊hide，然后將字母a移動到要命令的線附近點(diǎn)擊左鍵放下，如果名字離線較遠(yuǎn)，則要求再單擊所要命名的線。3.4設(shè)置元件參數(shù)現(xiàn)在需要設(shè)置元件參數(shù)，有三種方法：菜單欄-edit-p

15、roperties-objects，再點(diǎn)擊要修改參數(shù)的元件，無選中器件，再鍵入快捷鍵q，選中器件，再點(diǎn)擊工具欄目propertiy。參數(shù)可以是以下三種形式的各種數(shù)學(xué)給合表達(dá)式，變量，常量，skill語言函數(shù)。變量作參數(shù)會在仿真時用到。常量和skill語言函數(shù)作參數(shù)，在下面就會用到。例如，單擊pmos選中它，這樣pmos會被一個白色方框包圍。然后鍵入快捷鍵q，會彈出屬性編輯對話框。這里我們需要填寫上model name，以及pmos 的柵長和柵寬。柵長我們設(shè)為常數(shù)1u（注意u是小寫！），而柵寬我們設(shè)為函數(shù)ppar(“wp”)，注意大小寫不能錯。當(dāng)然也可以設(shè)一個固定的尺寸，但這樣就不能利用參數(shù)修改

16、晶體管的柵寬了。ppar函數(shù)就是把wp 作為傳遞參數(shù)，在看見它電路圖中調(diào)用這個電路時對wp賦值，就相當(dāng)于給這個pmos的柵寬賦值，這樣做的目的是為了方便層次化設(shè)計(jì)。在后面仿真時大家會更加明白這一點(diǎn)。composer會根據(jù)數(shù)值大小自動變換單位。如圖3.8所示。圖3.8 設(shè)置元件參數(shù)模型名我們填penh，這是因?yàn)槲覀冞@里采用的spice模型是由smic提供的。同樣的方法繼續(xù)設(shè)置nmos參數(shù)，只是模型名為nenh，柵長為固定值1u，柵寬設(shè)為ppar(“wn”)。設(shè)置好參數(shù)后的電路圖如圖3.9所示。圖3.9 設(shè)置好元件參數(shù)的電路圖注意：設(shè)置參數(shù)時不要自己輸入單位，系統(tǒng)會自動加上。比如1um是錯誤的寫法

17、。如果非要自己寫單位，也要和數(shù)值之間留一個空格，否則系統(tǒng)會把m識別為變量。器件的參數(shù)也可以放置時就設(shè)置好。3.5放置端口圖3.10 放置端口完成以下工作后，還必須放置i/o端口以標(biāo)明電路的輸入輸出。放置端口有三種方法，菜單欄-add-pin，鍵入快捷鍵p，點(diǎn)擊工具欄pin。執(zhí)行放置端口命令后，會彈出如圖3.10所示對話框。于pin names欄輸入端口名，比如vin，于direction欄選擇input，點(diǎn)擊hide，然后將端口放到反相器的左邊輸入線上。同樣的方法再放置輸出端口，端口方向要改為output，名稱為vout，將其放在反相器右邊的輸入線上。最終的完成圖如圖3.11所示：圖3.11

18、最終的電路圖3.6檢查并存儲設(shè)計(jì)完成的電路和圖需要經(jīng)過檢查方能進(jìn)行仿真。單擊菜單欄-check and save 或者鍵入快捷鍵大寫的x（shift+x），可以對電路進(jìn)行檢查并存儲。檢查后如果有錯會在ciw窗口上顯示示錯誤或警告信息。如果沒錯，則如圖3.12所示，檢查無誤后可以關(guān)閉composer了。圖3.12 檢查電路后ciw中的提示信息4、創(chuàng)建symbolcomposer 現(xiàn)在我們要對上一章中畫的反相器創(chuàng)建symbol，這樣做的目的是為了在更大的電路中用到我們前面所畫的反相器時，可以用這個symbol來代替反相器電路。4.1打開inverter原理圖 ciw窗口菜單欄-open，彈出打開對

19、話框，選擇自己的庫，然后選擇器件inverter，再于viewname欄選schematic，點(diǎn)擊ok打開上一章畫好的反相器原理圖。4.2創(chuàng)建symbolcomposer窗口菜欄-design-create cellview-from cellview，彈出cellview from cellview窗口，如圖41所示：圖4.1 創(chuàng)建symbol圖4.2 創(chuàng)建symbol選項(xiàng)窗口其中l(wèi)ibrary name、cell name等欄已經(jīng)自動填好，確認(rèn)to view name欄是symbol，點(diǎn)擊ok。彈出創(chuàng)建symbol選項(xiàng)窗口，如圖42所示。這里已經(jīng)自動識別出電路原理圖中的輸入輸出端口，默認(rèn)輸

20、入在左，輸出在右，點(diǎn)擊ok。顯示出symbol編輯窗口，如圖43所示：圖4.3 symbol編輯窗口默認(rèn)生成的反相器symbol是一個綠色矩形框，引腳按剛才編輯好的方式左右排列。紅色矩形框代表調(diào)用這個模塊時點(diǎn)選的區(qū)域，也就是說鼠標(biāo)點(diǎn)到此區(qū)域范圍內(nèi)才可以選中這個symbol。圖中所有元素均可修改，但我們一般只改綠色矩形框。4.3編輯symbol并保存 默認(rèn)的symbol是一個比較大的矩形。對于反相器，我們習(xí)慣用一個三角形再加小圓圈來表示。選中綠色矩形框，delete之，然后add-shapepolygon，在剛才矩形框的位置畫一個三角形。鼠標(biāo)在三個端點(diǎn)點(diǎn)3次即可。注意在三角形右邊留出畫圓圈的位置

21、。再add-shape-circle，先于圓心位置單擊左鍵，再移動鼠標(biāo)，得到合適的圓的半徑后左鍵確認(rèn)。再把圖中的輸入輸出端口以及partname和instancename移動到合適位置。其中，instancename代表以后調(diào)用此反相器時的編號，partname代表對應(yīng)的schematic的名字，一般不用改。最后再把紅色框大小修改合適（框住三角形和端口）。 最終的symbol如圖4.4所示：圖4.4 反相器最終的symbol畫好的symbol需要檢查保存。design-check and save，檢查結(jié)果顯示在ciw窗口中。5、電路仿真ade現(xiàn)在我們用畫好的反相器的symbol組成一個緩沖器

22、(buffer)進(jìn)行仿真，通過對buffer做瞬態(tài)分析、dc分析、ac分析，分別得到該buffer的延遲時間、輸入輸出特性以及小信號頻率響應(yīng)。對電路進(jìn)行仿真需要加激勵信號，而加激勵信號有兩種方法，一種是在原理圖中直接加入信號源元件，另一種是在仿真環(huán)境窗口(ade)中對輸入端口加激勵。這里我們介紹的是第一種方法，第二種方法將在后續(xù)實(shí)驗(yàn)中介紹。5.1創(chuàng)建緩沖器原理圖和symbol緩沖器是由兩個反相器組成，利用前邊的方法，新建一個cellview，畫出緩沖器原理圖如圖51所示：圖5.1 buffer原理圖其中反相器我們直接調(diào)用了上一章中畫好的symbol(注意是在自己的庫中)。選中inverter，

23、鍵入e，再點(diǎn)0k，可以顯示和symbol對應(yīng)具體的schematic，但是這時只能看，而不能修改。crtl+e退出該symbol。圖5.2 連線命名窗口另外我們把緩沖器的輸入輸出兩條線命名為in和out，把第一級反相器的輸出線命為v1。這樣是為了在仿真時顯示得更清楚。給連線命名的方法是：鍵入快捷鍵1，彈出連線命名窗口，如圖5.2所示，于name欄輸入線名，然后點(diǎn)擊hide，將名字移到要命名的線附近單擊放下。設(shè)置inverter參數(shù)。選中inverter，鍵入q，就會彈出反相器的屬性，如圖5 3所示。這里我們需要分別設(shè)wn和wp的值?；貞?.4中給兩個mos管的柵寬設(shè)置傳遞參數(shù)，其實(shí)我們是給反相

24、器的nmos和pmos的柵寬賦值。將display設(shè)為both，可以在原理圖上顯示出參數(shù)值，當(dāng)然你也可以不讓其顯示。圖5.3 inverter的參數(shù)傳遞回憶第四章內(nèi)容，我們由緩沖器的原理圖再生成symbol。緩沖器的symbol我們習(xí)慣用一個三角形來表示，如圖5.4所示：圖5.4 緩沖器symbol5.2創(chuàng)建仿真電路現(xiàn)在新建一個電路圖，名為buffer_test，注意選為自己的庫。畫出測試電路，如圖5.5所示：圖5.5 buffer的仿真電路獨(dú)立電源vdc也是在analoglib庫中，將其屬性中的dcvoltage設(shè)為1.8另一個激勵信號是方波源，對應(yīng)器件名稱為vpulse，也位于analog

25、lib庫中。方波源的屬性設(shè)置如圖5.6所示。方波上升下降時間為1n，周期為10u，脈沖寬度為5u，voltagel設(shè)為0，voltage2設(shè)為1.8。圖5.6 方波信號源的參數(shù)設(shè)置5.3打開仿真環(huán)境composer菜單欄-tools-analog environment，打開仿真窗口(簡稱為ade窗口)，如圖5.7所示。其中比較重要的常用按鈕已經(jīng)標(biāo)明。開始仿真刪除輸出設(shè)置編輯變量仿真設(shè)置變量列表圖5.7 仿真環(huán)境窗口仿真時需要進(jìn)行一些諸如仿真庫文件路徑、結(jié)果存儲路徑、仿真器選擇等的設(shè)置，相關(guān)設(shè)置在setup中進(jìn)行設(shè)置。這里我們只需要設(shè)置仿真庫文件路徑(仿真庫文件記錄著不同工藝角的參數(shù)，并指明了

26、各元件類型的model文件所在路徑)，其它均為默認(rèn)設(shè)置。于ade窗口，setup-model libraries，打開model庫設(shè)置窗口，如圖5.8所示。單擊“browser”，打開瀏覽窗口，如圖5.9所示，雙擊列表里的選項(xiàng)可以進(jìn)入對應(yīng)的目錄，雙擊./可以進(jìn)入上一級目錄。我們所使用的model文件是由smic提供，其路徑如下：/home/shiyan/model/huahong/specture/cz6h_v23.scs圖5.8 model庫設(shè)置窗口圖5.9 選擇model文件選好后點(diǎn)擊ok確認(rèn)，然后再于model庫設(shè)置窗口的section欄填寫工藝角，這里我們填tt(nmos和pmos速度

27、均為典型值)，然后再點(diǎn)add按鈕，將當(dāng)前的仿真庫文件添加進(jìn)列表，點(diǎn)擊ok退出。5.4仿真設(shè)置analyses-choose，或者點(diǎn)擊右側(cè)工具欄的choose analyses按鈕。彈出如圖510所示窗口。于analysis欄選擇不同的仿真。對于瞬態(tài)分析，我們選tran，然后于stop time欄輸入仿真時間20u。圖5.10 仿真設(shè)置窗口，瞬態(tài)分析的設(shè)置5.5選擇輸出，并保存當(dāng)前仿真設(shè)置接下來要選擇我們需要觀察的對象，即我們要看哪個節(jié)點(diǎn)的電壓，或者要看哪一條支路的電流。于ade窗口，output-to be plotted-select on schematic，這樣會彈出我們畫的電路圖。然后

28、分別單擊輸入和輸出兩條線in和out，以及第一級反相器的輸出vl。注意選擇v1時要先按e，再選中緩沖器進(jìn)入下一層子電路。并注意一定要單擊導(dǎo)線，而不是元件的pin角!然后按esc退出選擇狀態(tài)。此時在仿真窗口中已經(jīng)有了in、out、vl三項(xiàng)，如圖5.11所示。圖5.11 全部設(shè)置完成后的仿真環(huán)境窗口保存當(dāng)前的仿真設(shè)置。session-save state，彈出保存對話框，填好名稱，點(diǎn)擊ok確定。這樣下次再仿真時，可以直接調(diào)用該仿真設(shè)置，而不用每次都進(jìn)行同樣的設(shè)置。5.6進(jìn)行仿真并查看波形現(xiàn)在可以進(jìn)行仿真了。于ade窗口，simulation-run，或者點(diǎn)工具欄netlist and run按鈕，

29、再點(diǎn)0k，就可以顯示出前邊所設(shè)置的output中指定的信號波形。得到波形之后點(diǎn)擊按鈕，就可將電路圖分開顯示，再點(diǎn)一下就可合并波形，如圖5.12所示：圖5.12 方波顯示窗口5.7仿真結(jié)果分析通過對仿真結(jié)果的分析，要學(xué)會波形測量及坐標(biāo)等操作，分析結(jié)果。為了看清緩沖器延時，需要放大波形的特定區(qū)域。在波形窗口中按住鼠標(biāo)右鍵不放，拖出一個矩形框，框住瞬態(tài)波形中輸出信號的上升部分，松開右鍵后，矩形框中的波形就會被放大到整個窗口。如圖5.13所示：圖5.13 方波放大波形于波形窗口點(diǎn)擊菜單欄trace，然后將horiz cursor的對勾打上，此時會在當(dāng)前窗口出現(xiàn)一條水平白線。拖動白線右邊的紅色頭，可以上

30、下移動白線，同時窗口上方會顯示出水平白線與圖中三條曲線交點(diǎn)的坐標(biāo)值，如圖5.14所示。我們拖動白線到縱坐標(biāo)為0.9v的位置，然后就可以讀出信號in、vl、out對應(yīng)的時間。同理我們也可以測出下降上升延時間tplh。圖5.14 瞬態(tài)分析波形下降部分為了精確測量上升和下降延時，先點(diǎn)擊工具欄上的“zoom fit”按鈕將波形恢復(fù)原位。在菜單“marker”中點(diǎn)擊“add”在“horiz”選項(xiàng)卡中的“positiion（y）”中填入900mv或0.9v，選中“show”選項(xiàng)，點(diǎn)擊“ok”后在彈出的表格中可以看到各信號與900mv對應(yīng)的時間，用這些時間即可計(jì)算出上升和下降延時，如圖5.15所示：圖5.1

31、5 瞬態(tài)分析波形中的時間標(biāo)記再用工藝角“ff”和“ss”(表示pmos和nmos的速度分別為“fast，和“slow”)進(jìn)行仿真，分析不同工藝角對延遲時間的影響。6、mos晶體管的i-v特性6.1創(chuàng)建cellview并畫出電路圖這一步和前面的方法一致，電路圖的cell名可以自己取。各元件參數(shù)如圖12.8所示，用到的元件符號為analoglib庫中的vdc、nmos4、vdc、gnd。圖6.1 電路圖兩個電壓源和mos管的參數(shù)設(shè)置如下所示，其中要注意電壓源v0的dc voltage值設(shè)為變量vgs。同樣的電壓源vl的值設(shè)為變量vds。如圖6.2所示：圖6.2 電壓源的參數(shù)設(shè)置6.2輸入特性 場效

32、應(yīng)管的輸入特性是指當(dāng)漏源電壓vds為常數(shù)時，漏極電流id與柵源電壓vgs之間的關(guān)系。如同前面的方法，打開仿真窗口，先設(shè)置好model路徑，庫文件與上面的相同，但工藝角(section)填入tt。然后添加變量vds和vgs。接著設(shè)置dc分析。其中dc分析是對vgs進(jìn)行掃描，掃描范圍從0到1.8v。vds的初始值設(shè)為1.8v。最后設(shè)置輸出，這里我們要觀察的是mos管的漏電流，所以點(diǎn)擊mos管的漏極。設(shè)置好后的仿真窗口如圖6.3所示：圖6.3 仿真設(shè)置窗口然后點(diǎn)netlist and run，就得到輸出波形，如圖6.4所示：圖6.4 mos管的輸入特性曲線6.3 mos管的輸出特性曲線 場效應(yīng)管的輸

33、出特性曲線是指當(dāng)柵源電壓vgs為定值時，漏極電流與漏源電壓vds之間的關(guān)系曲線。打開analog design environment窗口，大部分設(shè)置同前邊的仿真設(shè)置，只是變量vgs的初始值為0，vds的初始值為0。注意這次dc分析所掃描的變量是vds,掃描范圍為0到1.8v。設(shè)置好后如圖6.5所示：圖6.5 仿真設(shè)置窗口在analog design environment對話框中，點(diǎn)too1sparametric analysis，彈出參變量分析窗口，我們以vgs作為參變量進(jìn)行仿真，如圖6.6所示：圖6.6 參變量分析參數(shù)設(shè)置窗口在parametric analysis窗口中，點(diǎn)analys

34、isstart開始掃描，如果無錯則會彈出輸出窗口和波形(mos管的iv輸出特性曲線)。如圖6.7所示：圖6.7 mos管的輸出特性曲線7、mos晶體管柵源電容測試實(shí)驗(yàn)?zāi)康模簩W(xué)習(xí)使用cadence仿真工具中的calculator工具，另外復(fù)習(xí)mos電容和mos管體效應(yīng)的知識。7.1 mos晶體管柵源電容測試1、創(chuàng)建cellview 按照圖7.1所示畫出電路，并設(shè)置好各元件的參數(shù)。圖7.1 電路圖2、用和前面同樣的方法設(shè)置analog design environment對話框，設(shè)好的對話框如圖7.2所示：圖7.23、點(diǎn)擊netlist and run4、參量掃描在analog design en

35、vironment對話框中點(diǎn)toolsparametric analysis彈出parametric analysis，按如下設(shè)置好參數(shù)，然后點(diǎn)analysisstart。 圖7.35、在analog design environment窗口中點(diǎn)outputsetup彈出如圖7.4對話框圖7.46、在圖7.4對話框中點(diǎn)open，打開calculator對話框在calculator對話框中點(diǎn)infoop就會彈出如下對話框：(其中，op代表operating parameters)圖7.57、點(diǎn)擊電路圖中的nmos管，然后點(diǎn)擊圖7.5對話框中的list則會出現(xiàn)一個下拉列表：(注意：一定要選中所看的

36、元件即nmos管，你可以嘗試一下不選擇元件的list菜單和選擇元件后的list菜單有什么區(qū)別)。圖7.6 calculator窗口8、在下拉列表中選擇cgs，選中后calculator窗口就會跳到最前面，在它的空白欄處就出現(xiàn)了一個表達(dá)式0p(”mo”，”cgs”)，然后在表達(dá)式前加一個負(fù)號，要不然畫出來的曲線是負(fù)值。calculator對話框變?yōu)槿鐖D7.6所示。9、在calculator對話框中點(diǎn)擊plot按鈕(即帶紅色曲線的按鈕)，就得到如圖7.7的波形，即nmos管的柵源電容隨柵源電壓變化的曲線。圖7.7 柵源電容隨柵源電壓的變化曲線7.2體效應(yīng)1、創(chuàng)建cellview 電路圖如下，按照圖

37、7.8的參數(shù)設(shè)置，設(shè)置好各元件的參數(shù)。圖7.8 電路圖2、設(shè)置analoge design environment對話框 設(shè)置好的對話框如下所示，注意別忘了加上庫的路徑。圖7.93、在analoge design environment對話框中，點(diǎn)toolsparametric analysis彈出一個新對話框：圖7.104、點(diǎn)analysisstart，得到一組輸出波形曲線。波形如下：圖7.11 不同vgs下的mos管的輸入特性曲線（體效應(yīng)影響）5、從波形可以看出當(dāng)源襯電壓越大時，閾值電壓越大，也就是mos管的開啟電壓越大，這正是由于體效應(yīng)的影響。7.3 mos晶體管電容測試mos晶體管電容

38、是指當(dāng)晶體管的源漏都短接到地的時候，柵對源，柵對漏，柵對襯底三個電容之和，在許多電路設(shè)計(jì)中我們用mos晶體管電容來代替平板電容，如雙層多晶硅電容或者雙層金屬電容，主要原因在于mos晶體管電容單位面積的電容量很大。但mos晶體管電容的缺點(diǎn)是其線性度不好，電容值會隨著柵電壓變化而變化，在要求不高的場合，這是個不錯的選擇，但要特別注意柵電壓的取值。下面我們對mos晶體管電容做具體分析，觀察其電容和電壓的關(guān)系，請大家與cgs電容作個比較。電路圖還是如圖7.8所示，在這里要注意電壓源vl，v2的值設(shè)為零，這樣漏極和源極的電位都相等，等于短接了。l、設(shè)置ade窗口設(shè)置好的對話框如圖7.12所示，這里就不細(xì)

39、說了，dc分析只用保存工作點(diǎn)就可以了，注意不要忘了加庫的路徑，然后點(diǎn)擊netlist and run。圖7.12 用于分析mos晶體管電容的dc分析設(shè)置2、參量掃描對vgs做參量掃描，從-3v到3v。pa對話框的設(shè)置如圖7.13所示：然后在pa對話框中點(diǎn)擊analysis-start開始掃描。圖7.133、畫波形在ade窗口中，點(diǎn)擊菜單output-setup彈出圖7.14的對話框。圖7.14在圖7.14中，點(diǎn)擊open，打開calculator對話框，如圖7.15所示，在calculator對話框中選擇info-op，這時會彈出一個select an instance的小框，這個時候在電路圖

40、中選中mos管(與圖7.5類似)，然后點(diǎn)擊在seiect an instance的小框中點(diǎn)擊list就會出現(xiàn)一個列表(與圖7.6相似)，選擇cgs，這個時候在calculator窗口中就出現(xiàn)了cgs的表達(dá)式，這個時候注意要在此表達(dá)式前加一個負(fù)號(cgs，cgd，和cgb的表達(dá)式前面都要加負(fù)號)，加負(fù)號的方法是在calculator窗口中點(diǎn)擊“+-”按鈕，然后在1ist 下拉列表中再選擇cgd，加負(fù)號，這個時候再點(diǎn)擊calculator中的“+”號，這樣就完成了cgs和cgd兩個電容的相加。用同樣的方法加上cgb電容，然后點(diǎn)擊plot按鈕就得到了如圖7.16所示的曲線?？梢杂^察到在柵電壓為vth

41、附近，電容值為最小，所以在使用mos晶體管電容時，要避免讓柵壓處在nmos晶體管的閾值電壓。圖7.15圖7.16 mos管電容隨柵壓變化曲線從中可以看到，電容值的大小在vgs電壓為0.6v左右時有個極小值，如果要想利用mos管作為電容使用，vgs的電壓要大于1v，電容值才比較大。也就是說，等于nmos晶體管，做電容使用時vgs電壓不能太小。8、mos晶體管共源級放大器實(shí)驗(yàn)?zāi)康模和ㄟ^對共源放大器（包含不同負(fù)載類型，純電阻、有源負(fù)載）做dcac和tran分析，復(fù)習(xí)有關(guān)共源級放大器的基本知識，學(xué)習(xí)如何在cadence軟件中觀察放大器的增益、各種不同分析的輸出波形，學(xué)習(xí)在results display

42、ing window 中查看各種電路元件參數(shù)，以及放大器做參數(shù)化掃描分析。8.1啟動cadence 如第二章所講，打開命令窗口，啟動candence。在自己的工作庫內(nèi)新建一個cellview命名為resistive_load。8.2電路圖輸入在schematic中編輯以純電阻為負(fù)載的共源放大器，圖中用到的元件nmos4、res、gnd、cap、vdc和vdd從analoglib庫中選取。編輯好的電路如圖8.1所示，注意，vdd符號在這里只表示全局的連接關(guān)系，并不代表已經(jīng)接到電源電壓上了。要接電源電壓還要將vdd符號接到一個vdc電壓源上，就像圖8.1所示的那樣。圖8.1純電阻負(fù)載共源放大器電路

43、圖8.3設(shè)置元件參數(shù)與vdd相連的電壓源v0的電壓取1.8v，電壓源vl的dc voltage設(shè)為參數(shù)vl，ac magnitude設(shè)為lv(為了方便觀察交流增益)。電阻 r0的阻值設(shè)為參數(shù)r1，負(fù)載電容c0的大小設(shè)為lpf。nmos管的模型為nenh，溝道寬度w為20um，柵長l為1um。設(shè)置完畢后點(diǎn)擊工具欄上的進(jìn)行保存。這些參數(shù)同學(xué)們都可以自己改動，觀察有對電路有什么影響?8.4電路仿真分析8.4.1直流仿真在virtuoso原理圖窗口上，選擇菜單tools-anolog environment，進(jìn)入ade環(huán)境，首先設(shè)置模型庫，點(diǎn)擊setup-model libraries，彈出對話框。m

44、odel library file的路徑為/home/yanming/shiyan/model/huahong/spectre/cz6h_v23.scs，section處填入tt。設(shè)好后點(diǎn)擊ok。 點(diǎn)擊菜單variables-copy from cellview，設(shè)置變量v1和rl，用鼠標(biāo)雙擊調(diào)入的變量，在彈出的對話框中可以對它們進(jìn)行設(shè)置，首先設(shè)為vl=0.8v，rl=10最后設(shè)置仿真的類型，點(diǎn)擊菜單analysis-choose，在彈出的對話框中amalysis選dc，sweep variable中選design variable，variable name填vl，sweep range中選

45、start-stop，讓vl的變化范圍從0v1.8v，start填0，stop填1.8。dc仿真設(shè)置如圖8.2所示：圖8.2 直流仿真參數(shù)設(shè)置接下來設(shè)置要觀察的輸出。點(diǎn)擊菜單outputs-to be plotted-select on schematic，用鼠標(biāo)點(diǎn)擊放大器輸出端所在連線作為要觀察的輸出。最終設(shè)置好的ade環(huán)境如圖8-3所示：圖8 .3 ade環(huán)境圖8.4直流仿真結(jié)果點(diǎn)擊或者菜單simulation-netlist and run，就可以看到dc仿真的波形，如圖8.4所示，表明這是一個反相放大器，輸入為低電平時輸出高電平，輸入高電平時輸出低電平。中間的斜線部分是放大器能夠進(jìn)行放

46、大工作的區(qū)間，斜率代表的放大器的放大倍數(shù)，斜率越大，增益越高，但工作區(qū)間越小。下面我們將改變負(fù)載電阻的大小，觀察負(fù)載電阻變化對共源級放大器有什么影響。點(diǎn)擊菜單tools-parametricanalysis，在variablename中填入rl，對電阻r0進(jìn)行參數(shù)分析，選擇其電阻變化范圍從5k50k(range type選fromto，from中填入5k，to中填入50k)，掃描步長選擇10k(step control選擇linear steps，step size中填入10k)，表示電阻r0的阻值從5k變化到50k，每次變化增加10k。設(shè)置好的結(jié)果如圖8.5所示：圖8.5參數(shù)化掃描設(shè)置圖8.

47、6參數(shù)化掃描結(jié)果點(diǎn)擊菜單的analysis-start，便可觀察到如圖8.6所示的結(jié)果。不同的線代表電阻值不同的時候共源級放大器的dc分析結(jié)果。從圖中可以看出，共源放大器的增益(圖中斜線的斜率)隨輸出電阻的增大而增大，但斜線所占的橫坐標(biāo)位置卻越來越短，說明放大器工作區(qū)間變小，也就是允許的輸入擺幅隨著變小了，因此在增益和擺幅之間存在折中。這是通過大信號的dc分析，可以得出的結(jié)論。另外，大的電阻會占用很大的硅片面積，這一點(diǎn)也要考慮。點(diǎn)擊菜單。results-print-dc operating points，然后在原理圖窗口中點(diǎn)擊要觀察的元件，此時results displaying window

48、中就會顯示出該元件此時dc分析中的各種參數(shù)，在原理圖上點(diǎn)擊mos管m0，在這里我們選擇觀察mos管m0，結(jié)果如圖8.7所示，我們可以看到mo這個nmos晶體管的閾值電壓vt，vgs，cgscgbcgd等參數(shù)的值。圖8.7查看參數(shù)8.4.2交流分析交流分析觀察電路的增益、相位與頻率的關(guān)系。根據(jù)dc分析的結(jié)果，重新設(shè)置v1利rl的值，首先確定rl，然后確定vl，主要是要讓輸入的直流電平位于工作區(qū)的中間，這樣可以得到最大的輸入范圍。這里設(shè)vl=1.05v，r1=50k。點(diǎn)擊菜單analysis-choose，選中ac，頻率掃描范圍1k200m。設(shè)置好后點(diǎn)擊就可以看到仿真結(jié)果。如圖8.8所示：圖8.8

49、 ac仿真結(jié)果 從圖中可以看出此時放大器低頻時的增益為11.5，當(dāng)頻率超過106hz時，增益開始下降。由公式(忽略mos晶體管的輸出電阻，如果mos管的溝道長度很小，則要采用二級近似) 可知在偏置電壓不變的情況下，固定輸出電阻和mos管的寬長比兩個參數(shù)中的一個，則放大器增益與另一個呈正比。同學(xué)可以自己調(diào)節(jié)這兩個參數(shù)，來觀察增益的變化情況。8.4.3瞬態(tài)分析瞬態(tài)分析觀察電路的狀態(tài)在一定的輸入激勵下隨時間的變化而改變的情況。將上面電路中的輸入電壓源vdc換為正弦電壓源vsin(從analoglib庫中選取)，并對它的參數(shù)進(jìn)行設(shè)置。設(shè)置結(jié)果如圖8 .9所示，直流偏壓為0.55v，振幅為10mv，頻率

50、為1khz。其余參數(shù)可以不予理會。在瞬態(tài)分析中，并不管交流電壓ac的振幅和相位。圖8.9瞬態(tài)信號源vsin的設(shè)置結(jié)果這是一個在0.55v直流電壓上疊加了的振幅為0.1mv，頻率為1khz的正弦輸入激勵信號。(請大家思考為什么這里要加一個0.55v固定的直流電平?)其實(shí)前面實(shí)驗(yàn)中vdc也可以用vsin代替，只要不對其中的amplitudehe和fequence參數(shù)設(shè)置就可以了。點(diǎn)擊菜單analysis-choose，選中tran，仿真時間設(shè)為10ms，。點(diǎn)擊按鈕進(jìn)行仿真：交流仿真的輸出信號瞬態(tài)波形如圖8.10所示，圖中可以看到其振幅為1mv。圖8.10 tran仿真結(jié)果從圖中正弦的幅度可以看出，

51、輸入的小信號0.1mv被放大了10倍。大家可以改變一下輸入正弦信號的頻率，例如將頻率變成1mhz，看看瞬態(tài)輸出的波形會有什么變化。8.5 mos二極管接法的負(fù)載8.5.1電路圖按照圖8.1l所示畫出用mos二極管為負(fù)載的共源放大器電路圖，圖中所用元件nmos4、pmos4、gnd、cap、vdc和vdd從anaioglib庫中選取。圖8.11二極管為負(fù)載的共源放大器電路電源電壓v0取1.8v(vdd為1.8v)，電壓源v1的dc voltage設(shè)為參數(shù)v1，ac magnitude為1v(為了方便觀察增益)。nmos管的模型為nenh，溝道寬度w為20um，柵長1為1um。二極管連接的pmos

52、管取模型為penh，溝道寬度w為10um，柵長1為1um。負(fù)載電容co的大小為lpf。設(shè)置完畢后點(diǎn)擊工具欄上的按鈕進(jìn)行保存。(晶體管尺寸，和負(fù)載大小大家可以改動)。8.5.2電路仿真進(jìn)入ade環(huán)境，首先對model文件進(jìn)行設(shè)置(與前面的設(shè)置相同)。然后調(diào)入變量v1，設(shè)置vl=0.8v，再對直流掃描進(jìn)行設(shè)置，點(diǎn)擊analysis-choose，選中dc項(xiàng)，v1的變化范圍從0v一1.8v。開始做dc仿真。仿真結(jié)果如圖8.12所示：圖8.12直流仿真結(jié)果從圖中可以發(fā)現(xiàn)以二極管為負(fù)載的共源放大器的輸入輸出曲線在起始部分，即v1choose，選中ac項(xiàng)，頻率掃描范圍為lk200m。開始仿真。仿真結(jié)果如圖

53、8.14所示。圖8.14ac仿真結(jié)果在results displayingwindow中可以看到此時作為負(fù)載的pmos管的gm=59.76u，所以此時的輸出電阻約為1gm16.7kn。作為輸入器件的mos管的跨導(dǎo)gm=2879u，根據(jù)公式：可以算出au4.6和圖中顯示的增益相同。另由公式 知可以通過改變兩個mos管的寬長比來調(diào)節(jié)放大器的增益。事實(shí)上放大器的增益還受到輸出擺幅的影響，在改變寬長比的同時，適當(dāng)改變放大器的偏壓才有可能達(dá)到理想的放大倍數(shù)。將上面電路中的輸入電壓源vdc換為交流電壓源vsin，并對它的參數(shù)做與前面相同的設(shè)置。然后進(jìn)行瞬態(tài)分析。分析結(jié)果如圖8.15所示，可以算出輸出波形是

54、輸入信號幅值的放大倍數(shù)。同樣可以改變輸入信號的頻率，觀察輸出的變化。圖8.15 tran掃描結(jié)果8.6電流源負(fù)載的共源級8.6.1電路圖新建一個cellview命名為current_source_load，如圖8.16所示畫出電流源為負(fù)載的共源放大器電路圖，圖中所用元件nmos4、pmos4、gnd、cap、vdc、idc和vdd從analoglib庫中選取。圖8 .16以電流源為負(fù)載的共源級放大器電源電壓v0取3.3v，v1的dc vollage設(shè)為參數(shù)v1，交流電壓ac magnitude為lv。nmos管模型為nenh溝道寬度w為10um，柵長l為1um。作為電流源的pmos管取模型為penh，溝道寬度w為20um，柵長l為1um。輸出電容值與前面相同為1pf。設(shè)置完畢后點(diǎn)擊工具欄上的進(jìn)行保存。8.6.2電路仿真進(jìn)入ade環(huán)境，首先對moclel文件進(jìn)行設(shè)置。然后調(diào)入變量v1。將m1的偏置電壓v1設(shè)為0.9 v，因?yàn)閟mic018工藝庫下的閾值電壓vth0.4v，所以ml管的過驅(qū)動電壓vod0.5v。對直流仿真進(jìn)