數字鐘課程設計講解

1、河南城建學院本科課程設計報告河南城建學院電子技術基礎課程設計報告數字鐘課程設計 姓 名： 學 號： 專業(yè)班級： 指導老師： 所在院系：電氣與信息工程學院 2014年6月20日摘要 電子鐘在現(xiàn)代社會已經使用的非常廣泛，伴隨著數字電路技術的發(fā)展，數字鐘的出現(xiàn)，更加方便了大家的生活，同時也大大地促進了社會的進步。數字電路具有電路簡單、可靠性高、成本低等優(yōu)點，本設計就以數字電路為核心設計智能電子鐘。數字鐘就是由電子電路構成的計時器。是一個將“時”，“分”，“秒”顯示于人的視覺器官的計時裝置。它的計時周期為24小時，顯示滿刻度為23時59分59秒，另外應有校時功能和、報時、整體清零等附加功能。主電路系統(tǒng)

2、由秒信號發(fā)生器、時、分、秒計數器，譯碼器及顯示器，校時電路，整體清零電路，整點報時電路組成。秒信號產生器是整個系統(tǒng)的時基信號，它直接決定計時系統(tǒng)的精度，一般用石英晶體振蕩器加分頻器來實現(xiàn)。秒信號產生器將標準秒信號送入“秒計數器”，“秒計數器”采用60進制計數器，每累計60秒發(fā)出一個“分脈沖”信號，該信號將作為“分計數器”的時鐘脈沖。“分計數器”也采用60進制計數器，每累計60分鐘，發(fā)出一個“時脈沖”信號，該信號將被送到“時計數器”?！皶r計數器”采用24進制計時器，可實現(xiàn)對一天24小時的累計。計數器用的是74160。譯碼顯示電路將“時”、“分”、“秒”計數器的輸出狀態(tài)送到七段顯示譯碼器譯碼，通過

3、六位LED七段顯示器顯示出來。整點報時電路時根據計時系統(tǒng)的輸出狀態(tài)產生一脈沖信號，然后去觸發(fā)一音頻發(fā)生器實現(xiàn)報時。整體清零電路是根據74160計數器在2,3腳均為1時清零的特點用電源，開關和邏輯門組成的清零電路對“時”、“分”、“秒”顯示數字清零。校時電路時用來對“時”、“分”、“秒”顯示數字進行校對調整的鐘表的數字化給人們生產生活帶來了極大的方便，而且大大地擴展了鐘表原先的報時功能。諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣播、定時啟閉電路、定時開關烘箱、通斷動力設備，甚至各種定時電氣的自動啟用等，所有這些，都是以鐘表數字化為基礎的。因此，研究數字鐘及擴大其應用，有著非常現(xiàn)實的

4、意義。關鍵詞：計時器；計數；譯碼；報時；校時校分目錄引言1第1章 概述21.1 設計任務21.2 設計要求2 1.3 設計目的2第2章 課程設計內容32.1 數字鐘的基本組成和基本原理3 2.2 振蕩電路3 2.3 分頻電路5 2.4 時分秒計數電路6 2.5 校時電路9 2.6 譯碼顯示電路10 2.7 整點報時電路12第3章 系統(tǒng)的整體設計與仿真143.1 系統(tǒng)的總體設計14 3.2 系統(tǒng)的仿真153.2.1仿真軟件的簡介15 3.2.1電路的仿真15總結16附錄17555定時器17參考文獻2022引言數字鐘是采用數字電路實現(xiàn)的計時裝置，并能將計時結果時、分、秒以數字形式顯示。隨著數字集成

5、電路的發(fā)展和石英晶體與555 振蕩器的廣泛應用，數字鐘的精度遠遠超過老式鐘表。同時，數字鐘閱讀更直觀、更容易，因此在各領域的使用越來越廣泛。數字鐘電路是組合邏輯電路和時序邏輯電路的綜合應用。目前廣泛使用的數字鐘一般是兩種: 一種是采用555 定時器構成的多諧振蕩電路作為時鐘源; 另一種是采用石英晶體為核心的振蕩電路作為時鐘源。兩種方法各有優(yōu)缺點, 用555定時器中的兩個運算放大器作為電壓的比較器,靈敏度非常高。因此用這種器件構成的多諧振蕩器頻率穩(wěn)定, 受電源電壓及環(huán)境溫度的影響很小。缺點是占空比的調節(jié)不靈活, 振蕩頻率不能太高, 一般不超過幾百赫茲。石英晶體兩端加不同頻率的電壓信號石英晶體會表

6、現(xiàn)出不同的阻抗值。因此, 對頻率要求很高的情況下要采用石英晶體振蕩器。本文將對555 定時器構成的多諧振蕩電路作為時鐘源的數字鐘進行設計。第1章 概述1.1設計任務運用555 定時器構成的多諧振蕩器、74LS160、7448、74LS90、等基本邏輯器件設計一個數字電子鐘。1.2設計要求1. 能夠顯示23h59m59s，歸零后重新開始；2. 具有校時、校分、校秒功能；3. 具有整點報時功能。1.3 設計目的4. 學會應用數字電路課程的理論知識獨立完成一個課程設計。5. 能夠通過設計掌握獨立分析和解決實際問題的能力。6. 通過設計掌握數字電路設計和制作的一般方法。7. 學會使用和查找設計有關的書

7、籍和資料。8. 通過對實際電路的方案的分析比較、設計計算、元件選取、安裝調試環(huán)節(jié)，初步掌握簡單實用電路的分析方法和工程設計。9. 學會撰寫課程設計總結報告，培養(yǎng)嚴肅認真的工作作風和嚴謹的科學態(tài)度。第2章 課程設計內容2.1 數字鐘的基本組成和工作原理數字鐘電路由主體電路( 振蕩電路、分頻電路、時分秒計數電路、校時電路、譯碼顯示電路) 和功能擴展電路( 整點報時電路) 兩部分組成，它的基本邏輯框圖如圖1 所示。圖2.1數字鐘結構框圖工作時, 555構成的多諧振蕩器產生穩(wěn)定的脈沖信號, 經過若干次分頻, 得到秒脈沖信號。并送計秒電路計數, 當秒計數器計滿60秒時, 輸出秒進位脈沖,送計分電路計數,

8、 當計分器計滿60分時, 輸出分進位脈沖, 送計時電路計數, 當計時電路滿24 時時, 時、分、秒計數器同時復零, 又開始新一天的計時。2.2 振蕩電路圖2.2用555定時器組成的占空比可調的多諧振蕩器本系統(tǒng)的振蕩器采用由555 定時器與RC 組成的多諧振接通電源后，電容C1被充電，vC上升，當vC上升到大于2/3VCC時，觸發(fā)器被復位，放電管T導通，此時v0為低電平，電容C1通過R2和T放電，使vC下降。當vC下降到小于1/3VCC時，觸發(fā)器被置位，v0翻轉為高電平。電容器C1放電結束,所需的時間為： 當C1放電結束時，T截止，VCC將通過R1、R2向電容器C1充電，vC由1/3VCC上升到

9、2/3VCC所需的時為：當vC上升到2/3VCC時，觸發(fā)器又被復位發(fā)生翻轉，如此周而復始，在輸出端就得到一個周期性的方波，其頻率為 。 本設計中，由電路圖和f的公式可以算出，微調R3=60k左右，其輸出的頻率為f=1000Hz.圖2.3 555構成的多諧振蕩器2.3 分頻電路分頻器能將高頻脈沖變換為低頻脈沖，它可由觸發(fā)器以及計數器來完成。由于一個觸發(fā)器就是一個二分頻，N 個觸發(fā)器就是2n 個分頻器。如果用計數器作分頻器，就要按進制數進行分頻。例如十進制計數器就是十分頻器，M 進制計數器就為M 分頻器。分頻器的功能主要有兩個：一個是產生標準秒脈沖信號；二是提供功能擴展電路所需要的信號，如仿電臺報

10、時用的1000Hz的高音頻信號和500Hz的低音頻信號等。本設計中，由于振蕩器產生的信號頻率太高，要得到標準的秒信號，就需要對所得的信號進行分頻。這里所采用的分頻電路是由3個總規(guī)模計數器74LS90來構成的3級1/10分頻。其電路圖如下圖所示:圖2.4分頻電路圖從圖4可以看出，由振蕩器的1000Hz高頻信號從U1的14端輸入，經過3片74LS90的三級1/10分頻，就能從U3的11端輸出得到標準的秒脈沖信號。相應的如果輸入的是100KHz時，就需要5片進行5級分頻，電路圖畫法和上圖4一樣，同理依次類推。2.4時分秒計數電路計數電路就要用到計數器，而計數器又有同步和異步之分。這里時計數電路要用到

11、24進制計數器；分、秒計數器則需要用到60進制計數器。為了電路器件的統(tǒng)一，也方便電路器件的購買，這里均采用74160同步十進制計數器。74160計數器不僅具有二進制加法計數功能，還具有預置數、保持、和異步置零等附加功能。圖中LD為預置數控制端，D0-D3為數據輸入端，C為進位輸出端，RD為異步置零端，EP、ET為工作狀態(tài)控制端。圖2.5 74160同步十進制計數器以下是74160計數器的功能表表2.1 74160計數器功能表有了“秒”信號，則可根據60 秒為1 分，60 分為1 小時，24 小時為1 天的進制，分別選定“秒”、“分”、“時”的計數器。在“秒”計數器中，因為是60 進制，即有60

12、 個“秒”信號，才能輸出一個“分”進位信號。若用十進制數表示需要兩位十進制的數（個位和十位），這樣，“秒”個位應是十進制，“秒”十位應是六進制，符合人們計數的習慣。將來便于應用8421 碼譯碼顯示電路，“秒”計數器中通常用兩個十進制計數器的集成片組成，然后再采用反饋歸零的方法使“秒”十位變成六進制，以使個位、十位合起來實現(xiàn)60 進制圖2.6秒部分計數電路其中個位計數為十進制形式。個位與十位計數器之間采用同步級連方式，將個位計數器的進位輸出控制端RCO接至十位計數器容許端ENP，ENT，完成個位對十位計數器的進位控制。選擇十位計數器QC與QA和個位計數器QD和QA做反饋端，經與非門輸出控制LDN

13、置數端，接成六進制計數形式。當計數器狀態(tài)為59時，重新置數00000000，并輸出一進位（S-JW）。其仿真波形為：圖2.7秒部分計數仿真電路分鐘部分電路與秒鐘部分相似，當計數器狀態(tài)為59時，重新置數00000000，并輸出一進位（M-JW）。圖2.8分鐘部分電路其仿真波形為：圖2.9分鐘部分仿真電路由兩片74160組成的能實現(xiàn)24進制轉換的同步遞增計數器如圖：圖2.10小時部分電路圖中個位與十位計數器均為十進制計數形式，采用同步級連方式。選擇十位計數器的輸出端QB和個位計數器的輸出端QC作為反饋，可實現(xiàn)24進制遞增計數。2.5 校時電路當數字鐘的指示同實際時間不相符時，必須予以校準，校時電路

14、的基本原理如圖3 所示，即將“秒”信號直接引進“時”計數器，同時將“分”的計數器置0，讓“時”計數器快速計數，在“時”的指示調到需要的數字后，再切斷“秒”信號，校“分”電路也是按此方法讓“秒”信號輸入“分”計數器，同時讓“秒”計數器置0?？焖俑淖儭胺帧钡呐荆⒌降扔谛枰臄底譃橹?。校“秒”電路略有不同，選用的周期為0.5 秒的脈沖信號，使“秒”計數比正常計“秒”快一倍，以便對準“秒”的數字。圖2.11校時電路2.6譯碼顯示電路譯碼驅動電路是將“ 秒”、“ 分”、“ 時” 計數器輸出的8421BCD 碼進行編譯，轉換為數碼管需要的邏輯狀態(tài)，驅動LED-7 段數碼管顯示，并且為保證數碼管正常工作

15、提供足夠的工作電流。若將秒、分、時計數器的每位輸出分別與相應七段譯碼器的輸出端連接，在脈沖的作用下，便可進行不同的數字顯示。由于使用的譯碼器74LS48 輸出端高電平有效，所以選擇共陰極的數碼管來與之搭配。圖2.12 BCD-七段顯示譯碼器7448的邏輯圖表2.2 BCD-七段顯示譯碼器的真值表圖2.13譯碼顯示電路2.7整點報時電路整點報時電路可設計為在整點前十秒時開始每隔1 秒鳴叫一次，鳴叫時長為1 秒，即59 分51 秒、53 秒、55 秒、57 秒、59 秒各鳴叫一次，到整點時共鳴叫5 次，鳴叫結束，正好是整點。5 次鳴叫中，前4次為低音( 500Hz) ，第5 次為高音( 1kHz)

16、 。因為報時電路因未涉及到“時”，所以它只與“分”、“秒”計數器有關?！胺帧笔挥嫈灯鬏敵龆藶镈4、C4、B4、A4，“分”個位計數器輸出端為D3、C3、B3、A3，“秒”十位計數器輸出端為D2、C2、B2、A2，“秒”個位計數器輸出端為D1、C1、B1、A1。在報時時段內，“分”十位、個位計數器和“秒”十位計數器的狀態(tài)是不發(fā)生變化的，即D4C4B4A4 = 0101，D3C3B3A3 = 1001，D2C2B2A2 = 0101 保持不變，所以C4 = A4 = D3 =A3 = C2 = A2 = 1。只有“秒”個位計數器在正常計數，在51 秒、53 秒、55 秒、57 秒時，A1 = 1

17、，D1 = 0，輸出500 Hz 信號; 在59 秒時，A1 = 1，D1 = 1，輸出1kHz 信號。綜上所述，可得整點報時電路如圖7 所示，報時電路采用射極輸出推動蜂鳴器，三極管基極串接1k 限流電阻，是為了防止電流過大損壞蜂鳴器圖2.14整點報時電路第三章 系統(tǒng)的總體設計和仿真3.1 系統(tǒng)的總體設計 由第二章介紹的電路各個部分的子電路構成的各個部分的功能，再由第一章的數字時鐘的系統(tǒng)原理框圖，可以清楚的知道了總體的電路情況。下面圖3.1就時本設計的總體電路：由圖3.1可以看出和清楚的整個數字時鐘的總體工作原理和整個工作過程：由555和RC構成的振蕩器產生的1000Hz的高頻信號經過由3片7

18、4LS90構成的1/1000分頻的分頻器后得到標準的秒脈沖信號，進入60進制的“秒”計時，“秒”的分位進入60進制的“分”計時，最后，由分的“時”進位進入24進制的“時”計時。在電路中，還有由門電路和開關構成的校時電路對電路的“時”，“分”進行校時，得到正確的時間。圖3.1系統(tǒng)的總體設計圖3.2系統(tǒng)的仿真3.2.1 仿真軟件簡介NI Multisim 軟件結合了直觀的捕捉和功能強大的仿真，能夠快速、輕松、高效地對電路進行設計和驗證。憑借NI Multisim，您可以立即創(chuàng)建具有完整組件庫的電路圖，并利用工業(yè)標準SPICE 模擬器模仿電路行為。3.2.2 電路的仿真按照原理圖逐部分仿真，先仿真數

19、字電子鐘的秒部分，然后分部分和時部分，最后是日部分。仿真秒部分時，應先仿真顯示器而后是74LS248 譯碼器，然后是74LS161 計數器組成的60 進制計數器。然后按上述順序分別連成秒、分、時計數電路。圖3.2 秒計數仿真電路總結通過本次設計，使我對已學過的電路、數電、模電等電子技術的知識有了更深一步的了解，鍛煉和培養(yǎng)了自己利用已學知識來分析和解決實際問題的能力。對自己以后的學習和工作有很大的幫助。剛開始做這個設計的時候感覺自己什么都不知道怎么下手，腦子里比較浮躁和零亂。但通過一段時間的努力，通過重溫數電，模電等電子技術的書籍，還有通過查看相關的設計技術以及一些參考文獻，再加之在老師的指導和

20、周圍同學的幫助下，使我對自己的本設計有了熟練的掌握。在整個的設計過程中我充滿了激情和用心。記得在電子電工實習的時候，也是用滿腔的熱情來完成各項實習任務，并在每項實習項目中都達到了優(yōu)秀的成績。 所以，我相信自己的實際動手能力，并一向的加強自己在這方面的努力。在這次的電子技術設計中亦是如此，用自己的雙手和滿腔的熱情來完成各個環(huán)節(jié)，不斷的在圖書管查看相關資料和期刊文獻，特別在Internt上也收收獲了很多新鮮的東西。這次設計更讓我熟悉了一些常用集成邏輯電路和其相應芯片的使用。雖然，在本設計中所用的方案不是最好的，但我想其中的原理是最基本的；雖然其中可能出現(xiàn)的誤差會計較大些，但是是最經濟的和實用的，我

21、想在下去的一段時間里，我會將其的實物在一個PLC板實現(xiàn)出來，當然也有可能做成一個成型的數字時鐘哦.最后，我要衷心的感謝賀老師給了我一次實踐的機會，讓我更加深刻地了解和認識到了自己的優(yōu)點和不足，通過這個課程設計我發(fā)現(xiàn)了我好多知識都不熟悉甚至有的東西我根本就不知道，這讓我感到了要學習的東西還有很多很多。因此使我更堅定了在以后的學習中要扎實好基礎，闊廣知識面。附錄5.1 555定時器555定時器（又稱時基電路）是一個模擬與數字混合型的集成電路。555定時器是一種應用極為廣泛的中規(guī)模集成電路。該電路使用靈活、方便，只需外接少量的阻容元件就可以構成單穩(wěn)、多諧和施密特觸發(fā)器。因而廣泛用于信號的產生、變換、

22、控制與檢測。目前生產的定時器有雙極型和CMOS兩種類型，其型號分別有NE555(或5G555)和C7555等多種。它們的結構及工作原理基本相同。通常，雙極型定時器具有較大的驅動能力，而CMOS定時器具有低功耗、輸入阻抗高等優(yōu)點。555定時器工作的電源電壓很寬，并可承受較大的負載電流。雙極型定時器電源電壓范圍為516V，最大負載電流可達200mA；CMOS定時器電源電壓范圍為318V，最大負載電流在4mA以下。 555的引腳圖如下圖：圖5.1 555引腳圖圖5.2用555定時器組成的占空比可調的多諧振蕩器555的內部電路和功能：圖5.3 555內部電路圖上面圖5.2是555定時器內部組成框圖。它主要由兩個高精度電壓比較器A1、A2，一個RS觸發(fā)器，一個放電三極管和三個5K電阻的分壓器而構成。它的各個引腳功能如下：1腳：外接電源負端VSS或接地，一般情況下接地。8腳：外接電源VCC，雙極型時基電路VCC的范圍是4.5 16V，CMOS型時基電路VCC的范圍為3 18V。一般用5V。3腳：輸出端Vo2腳：低觸發(fā)端6腳：TH高