DSP課程設(shè)計基于TMS320C5410芯片的余弦信號發(fā)生器

1、 基于tms320c5410芯片的余弦信號發(fā)生器 第 22 頁 共 22 頁基于tms320c5410芯片的余弦信號發(fā)生器學(xué)生姓名： 指導(dǎo)老師：摘 要 本課程設(shè)計主要是設(shè)計一個基于tms320c5410 芯片的余弦信號發(fā)生器，在tms320c5410 dsp芯片上完成對波形的編程，軟件編程主要采用模塊化的設(shè)計思想，把程序細(xì)化成易于實(shí)現(xiàn)的小模塊。編程的語言主要采用執(zhí)行效率高的匯編語言編寫程序。通過ccs仿真平臺最終成功實(shí)現(xiàn)了余弦波波形的產(chǎn)生。通過最后的仿真結(jié)果可知，基于tms320c5410 芯片的余弦信號發(fā)生器已初步實(shí)現(xiàn)了設(shè)計指標(biāo)并可用于解決一些實(shí)際性的問題。關(guān)鍵詞：信號發(fā)生器，tms320c

2、5410, c語言，ccs仿真abstract the cosine signal generator is base on the tms320c5410 chip in this course design. the waveform is programmed on the tms320c5410 dsp chip, the software programming of the signal generator is mainly based on the modular design ideas, the refinement process into a small module

3、is easy to implement. the programming language is a flexible one which is mainly used efficient assembly language.through the ccs emulating the generated of cosine waveforms is finally come true, the final simulation results indicate that the cosine signal generator based on the tms320c5410 chip hav

4、e been already initial realization of the design specifications and can be used to solve some practical problems.key words: signal generator, tms320c5410, c language , ccs emulate1引 言數(shù)字信號處理(digital signal processing，簡稱dsp)是一門涉及許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域的新興學(xué)科,是在模擬信號變成數(shù)字信號以后進(jìn)行高速實(shí)時處理的專用處理器。dsp芯片以其獨(dú)特的結(jié)構(gòu)和快速實(shí)現(xiàn)各種數(shù)字信號

5、處理算法的突出優(yōu)點(diǎn),發(fā)展十分迅速。數(shù)字信號發(fā)生器是在電子電路設(shè)計、自動控制系統(tǒng)和儀表測量校正調(diào)試中應(yīng)用很多的一種信號發(fā)生裝置和信號源。而正弦信號是一種頻率成分最為單一的常見信號源，任何復(fù)雜信號(例如聲音信號)都可以通過傅里葉變換分解為許多頻率不同、幅度不等的正弦信號的疊加，廣泛地應(yīng)用在電子技術(shù)試驗、自動控制系統(tǒng)和通信、儀器儀表、控制等領(lǐng)域的信號處理系統(tǒng)中及其他機(jī)械、電聲、水聲及生物等科研領(lǐng)域。目前,常用的信號發(fā)生器絕大部分是由模擬電路構(gòu)成的。當(dāng)這種模擬信號發(fā)生器用于低頻信號輸出時,往往需要的rc值很大,這樣不但參數(shù)準(zhǔn)確度難以保證,而且體積和功耗都很大。而由數(shù)字電路構(gòu)成的低頻信號發(fā)生器,雖然其低

6、頻性能好,但體積較大,價格較貴。而本文借助dsp運(yùn)算速度高，系統(tǒng)集成度強(qiáng)的優(yōu)勢設(shè)計的這種信號發(fā)生器，比以前的數(shù)字式信號發(fā)生器具有速度更快，且實(shí)現(xiàn)更加簡便。1.1 課程設(shè)計的目的科技的進(jìn)步帶動了dsp技術(shù)的發(fā)展，現(xiàn)代控制設(shè)備的性能和結(jié)構(gòu)發(fā)生了巨大的變化，我們已經(jīng)進(jìn)入了高速發(fā)展的信息時代，dsp技術(shù)也成為當(dāng)今科技的主流之一，被廣泛地應(yīng)用于生產(chǎn)的各個領(lǐng)域。對于本次設(shè)計，其目的在于：（1）熟悉掌握dsp及dsp硬件器的結(jié)構(gòu)、各部件基本工作原理。（2）掌握基于tms320c5410 dsp芯片實(shí)現(xiàn)余弦信號發(fā)生器的設(shè)計原理和實(shí)現(xiàn)方法。（3）熟悉ccs集成開發(fā)環(huán)境，并能較熟練的對ccs的開發(fā)系統(tǒng)進(jìn)行使用。（

7、4）熟悉使用匯編語言編程dsp源程序（5）掌握工程設(shè)計的流程及方法，學(xué)習(xí)dsp程序的調(diào)試及編寫，及運(yùn)用觀察變量的方法查看程序的運(yùn)行情況。1.2 課程設(shè)計的要求（1）通過實(shí)際應(yīng)用系統(tǒng)的分析、設(shè)計、編碼、測試等工作，掌握dsp設(shè)計的一般方法和過程，初步掌握開發(fā)的有關(guān)技術(shù)。（2）要求所實(shí)現(xiàn)的系統(tǒng)具有較完善的功能，能夠完成dsp系統(tǒng)相關(guān)功能。（3）對所設(shè)計的系統(tǒng)要求進(jìn)行認(rèn)真的測試與調(diào)試，所提交的軟件系統(tǒng)要能正確運(yùn)行。（4）在老師的指導(dǎo)下，獨(dú)立完成課程設(shè)計的全部內(nèi)容，并按要求編寫課程設(shè)計論文，能正確闡述和分析設(shè)計和實(shí)驗結(jié)果。1.3設(shè)計平臺ccs集成開發(fā)環(huán)境。2 基本原理2.1 dsp系統(tǒng)簡介如圖2.1所

8、示是數(shù)字信號處理（dsp）系統(tǒng)的簡化框圖。此系統(tǒng)先將模擬信號轉(zhuǎn)換為數(shù)字信號，經(jīng)數(shù)字信號處理后，再轉(zhuǎn)換成模擬信號輸出。其中抗混疊濾波器的作用是將輸入信號x(t)中高于折疊頻率的分量濾除，以防止信號頻譜的混疊。隨后，信號經(jīng)采樣和a/d轉(zhuǎn)換后，變成數(shù)字信號x(n)。數(shù)字信號處理器對x(n)進(jìn)行處理，得到輸出數(shù)字信號y(n),經(jīng)d/a轉(zhuǎn)換器變成模擬信號。此信號經(jīng)低通濾波器，濾除不需要的高頻分量，最后輸出平滑的模擬信號y(t)。圖2.1 數(shù)字信號處理系統(tǒng)簡化框圖設(shè)計dsp應(yīng)用系統(tǒng)，dsp的選擇是重要的一環(huán)。只有選擇了dsp芯片，才能進(jìn)一步設(shè)計其外圍電路及系統(tǒng)的其他電路?？偠灾琩sp芯片的選擇應(yīng)該根據(jù)

9、實(shí)際應(yīng)用系統(tǒng)的需要來定。一般來說，選擇dsp芯片時應(yīng)該考慮如下的因素：（1）運(yùn)算速度。運(yùn)算速度是dsp芯片的最重要的性能指標(biāo)，也是考慮選擇dsp芯片的主要因素。（2）價格。價格也是選擇dsp芯片時必須考慮的一個重要因素。最為畢業(yè)設(shè)計的課題研究，在滿足設(shè)計要求的基礎(chǔ)上，我們應(yīng)當(dāng)盡量的節(jié)約開支。（3）硬件資源。不同的dsp芯片硬件資源不同，如片內(nèi)ram與rom的容量，外部可擴(kuò)展的程序和數(shù)據(jù)空間以及總線接口等。（4）運(yùn)算精度。（5）開發(fā)工具和功耗也是在選擇dsp芯片時應(yīng)該特別注意的。而tms320c5410的dsp的運(yùn)算速度指標(biāo)如下：（1）單指令周期時間分為25/20/15/12.5/10ns；（2

10、）每秒指令數(shù)為40/50/66/80/100/200mips。與此同時，作為16位的定點(diǎn)dsp它的價格相對而言是很便宜的，同時它擁有16k的片內(nèi)程序rom，和64k的ram以及96k的i/o空間，運(yùn)算精度可以達(dá)到10e-5級精度，功耗較低(采用3.3/2.5v電源)，完全能夠滿足本次課題研究的需要。因此本課程設(shè)計中dsp系統(tǒng)的設(shè)計流程如圖2.2所示。圖2.2 dsp系統(tǒng)設(shè)計流程2.2 tms320c5410芯片簡介tms320c5410是為實(shí)現(xiàn)低功耗、高性能而專門設(shè)計的定點(diǎn)dsp芯片，主要應(yīng)用在無線通信等應(yīng)用系統(tǒng)中。它的體系結(jié)構(gòu)采用先進(jìn)的哈佛結(jié)構(gòu)，程序與數(shù)據(jù)分開存放，內(nèi)部具有8條高速并行總線。

11、片內(nèi)集成有片外的存儲器和片內(nèi)的外設(shè)以及專門用途的硬件邏輯，并配備有功能強(qiáng)大的指令系統(tǒng)，使得芯片具有很高的處理速度和廣泛的應(yīng)用適應(yīng)性。再加上采用模塊化的設(shè)計以及先進(jìn)的集成電路技術(shù)，芯片的功耗小、成本低、自推出以來已廣泛地應(yīng)用于移動通信、數(shù)字無線電、計算機(jī)網(wǎng)絡(luò)以及各種專門用途的實(shí)時嵌入式系統(tǒng)和儀器儀表中。其內(nèi)部結(jié)構(gòu)如圖2.3所示。圖2.3dsp芯片內(nèi)部結(jié)構(gòu)基于tms320c5410 dsp的信號發(fā)生器的具有如下特點(diǎn)：（1）速度快。由于tms320vc5410dsp指令周期25/20/15/12.5/10ns，運(yùn)算能力高達(dá)100 mips，此外，它內(nèi)部還集成了維特比加速器，用于提高維特比編譯碼的速度

12、，所以由它組成的信號發(fā)生器的波形生成速度快。（2）波形精度高。由于tms320vc5410dsp有優(yōu)化的cpu結(jié)構(gòu)，內(nèi)部有1個40位算術(shù)邏輯單元，2個40位累加器，2個40 位加法器，1個1717的乘法器和1個40位的桶形移位器，有4條內(nèi)部總線和2 個地址產(chǎn)生器，所以它能產(chǎn)生高精度的信號波形。（3）功耗低。該信號發(fā)生器的組要部件tms320c5410 可以在 3.3v或 2.7v電壓下工作，三個低功耗方式(idle1、idle2和idle3)可以節(jié)省dsp 的功耗，從而降低信號發(fā)生器的功耗。 （4）穩(wěn)定性好。該信號發(fā)生器的主要部件都是大規(guī)模的集成芯片，性能穩(wěn)定，從而產(chǎn)生的波形信號也穩(wěn)定。（5）

13、成本較低。利用dsp構(gòu)成的信號發(fā)生器的大部分功能成本可以嵌入到dsp的軟件中，而不是額外的硬件，大大的降低了成本和額外的開銷。（6）編程方便。dsp可以使用匯編語言，也可以使用c語言，在軟件編程中的修改或升級都特別的方便。（7） 可重復(fù)性好。模擬器件的性能受元器件參數(shù)性能變化的影響很大，而數(shù)字系統(tǒng)基本不受影響，因此，其便于測試、調(diào)試和大規(guī)模的生產(chǎn)。（8）可擴(kuò)展性好。2.3 ccs軟件簡介軟件設(shè)計是基于ccs開發(fā)環(huán)境的。ccs是ti公司推出的為開發(fā)tms320系列dsp軟件的集成開發(fā)環(huán)境，是目前使用最為廣泛的dsp開發(fā)軟件之一。它采用windows風(fēng)格界面，提供了環(huán)境配置、源文件編譯、編譯連接、

14、程序調(diào)試、跟蹤分析等環(huán)節(jié)，并把軟、硬件開發(fā)工具集成在一起，使程序的編寫、匯編、程序的軟硬件仿真和調(diào)試等開發(fā)工作在統(tǒng)一的環(huán)境中進(jìn)行，從而加速軟件開發(fā)進(jìn)程。本課程設(shè)計通過ccs軟件平臺上應(yīng)用執(zhí)行效率高的匯編語言來實(shí)現(xiàn)余弦信號發(fā)生裝置。一個典型的ccs集成開發(fā)環(huán)境用戶界面如圖2.4所示。圖2.4 ccs用戶界面由上圖知整個用戶界面由主菜單、工具欄、工程窗口、源程序編輯調(diào)試窗口、輸出窗口等組成。工程窗口用來組織用戶飛若干程序構(gòu)成一個項目，用戶可以從工程列表中選擇需要編輯和調(diào)試的特定程序，可以在工程中添加文件。在源程序編輯窗口中用戶可以編輯程序，又可以設(shè)置斷點(diǎn)、探針調(diào)試程序。輸出窗口顯示編譯信息、程序執(zhí)

15、行結(jié)果。ccs主菜單中共有12項，如圖2.5所示，各項功能見表2-1。圖2.5 ccs主菜單表2-1 主菜單各項功能簡介菜單項功能file（文件）文件管理，載入執(zhí)行程序，符號數(shù)據(jù)，文件輸入/輸出edit（編輯）文字及變量編輯，如剪切、粘貼、撤銷、字符串查找view（查看）工具欄顯示設(shè)置，內(nèi)存、寄存器和圖形顯示等project（工程）工程管理及編譯、構(gòu)建工程等debug（調(diào)試）斷點(diǎn)、探針設(shè)置、單步執(zhí)行、復(fù)位等profiler（性能）包括時鐘和性能斷點(diǎn)設(shè)置等gel（擴(kuò)展功能）利用通用擴(kuò)展語言設(shè)置擴(kuò)展功能option（選項）設(shè)置字體、顏色、鍵盤屬性以及動畫速度、內(nèi)存映射tools（工具）包括引腳鏈接

16、、端口鏈接、命令窗口、鏈接配置dsp/bios（實(shí)時分析）用來輔助ccs環(huán)境實(shí)現(xiàn)程序?qū)崟r調(diào)試window（窗口）包括窗口排列、窗口列表等help(幫助)ccs在線幫助菜單，包括用戶手冊、入門指南等常用工具欄有ccs的一些常用命令組成，有6個工具欄，分別是： standard toolbar（標(biāo)準(zhǔn)工具條）、gel toolbar（gel工具條）、project toolbar（工程工具條）、debug toolbar（調(diào)試工具條）、edit toolbar（編輯工具條）和plug-in toolbar（插件程序工具條）。這6種工具欄可在view菜單下找到，如圖2.6所示，并可選擇是否顯示該工具欄

17、。圖2.6 view 菜單2.4 余弦信號發(fā)生器實(shí)現(xiàn)原理一般情況下產(chǎn)生余弦波的方法有兩種：查表法和泰勒級數(shù)展開法。（1）查表法：把事先將需要輸出的數(shù)據(jù)計算好，存儲在dsp中，然后依次輸出就可以了。查表法的優(yōu)點(diǎn)是速度快，可以產(chǎn)生頻率較高的波形，而且不占用dsp的計算時間；查表法的缺點(diǎn)是在于需要占用dsp的內(nèi)部的存儲空間，尤其對采樣頻率比較大的輸出波形，這樣，需要占用的內(nèi)部的空間將更大，而dsp內(nèi)部的存儲空間畢竟有所限制。這使得查表法的應(yīng)用場合十分有限。 （2）泰勒級數(shù)展開法采用泰勒級數(shù)展開的方法依次計算數(shù)據(jù)而后輸出，然后再計算而后輸出。計算法的優(yōu)缺點(diǎn)正好和查表法相反。即：其優(yōu)點(diǎn)是不占用dsp的存

18、儲空間，其缺點(diǎn)是占用dsp的計算時間，使得執(zhí)行程序的開銷變大。查表法是使用比較普遍的方法，優(yōu)點(diǎn)是處理速度快，調(diào)頻調(diào)相容易，精度高，但需要的存儲器容量很大。泰勒級數(shù)展開法需要的存儲單元少，具有穩(wěn)定性好，算法簡單，易于編程等優(yōu)點(diǎn)，而且展開的級數(shù)越多，失真度就越小。本文采用了泰勒級數(shù)展開法。產(chǎn)生一個余弦波信號，從d/a輸出。余弦函數(shù)可以展開成泰勒級數(shù)，其表達(dá)式： （2-1）取泰勒級數(shù)的前5項，得近似計算式：（2-2）由余弦信號的遞推公式： （2-3）得知：如果需要產(chǎn)生連續(xù)的余弦信號，必須首先知道兩個余弦值的大小，然后就可以利用上式計算出后面的數(shù)據(jù)，用這種方法求少數(shù)點(diǎn)還可以，若要產(chǎn)生連續(xù)的余弦波，則積

19、累誤差太大，不可取，本課程設(shè)計主要利用泰勒級數(shù)展開法來實(shí)現(xiàn)。3 設(shè)計步驟3.1程序流程圖軟件設(shè)計的思想是：正弦波的波形可以看作由無數(shù)點(diǎn)組成，這些點(diǎn)與x軸的每一個角度值相對應(yīng)，可以利用dsp處理器處理大量重復(fù)計算的優(yōu)勢來計算x軸每一點(diǎn)對應(yīng)的y的值(在x軸取n個點(diǎn)進(jìn)行逼近)。整個系統(tǒng)軟件由主程序和基于泰勒展開法的sin子程序組成，相應(yīng)的軟件流程圖如圖3.1和圖3.2所示。圖3.1 cos子程序流程圖以上流程圖中。圖3.2 主程序流程圖程序中，n值為產(chǎn)生余弦信號一個周期的點(diǎn)數(shù)，產(chǎn)生的余弦信號頻率與n數(shù)值大小及da轉(zhuǎn)換頻率fda有關(guān)，產(chǎn)生余弦波信號頻率f的計算公式為：f=fda/n。因此，選擇每個余弦

20、周期中的樣點(diǎn)數(shù)，改變每個采樣點(diǎn)之間的延遲，即通過調(diào)節(jié)n值產(chǎn)生不同頻率的波形，同時也可以利用軟件改變輸出的離散波形值乘以相應(yīng)的縮放因子a，從而調(diào)節(jié)波形的幅度。3.2 具體實(shí)現(xiàn)過程ccs是一個開放的環(huán)境，可以通過設(shè)置不同的驅(qū)動程序完成對不同環(huán)境的支持。ccs setup 配置程序就是用來定義dsp芯片和目標(biāo)板類型的。在第一次使用ccs之前必須首先運(yùn)行ccs setup 配置程序。在以后的使用中，若想改變ccs應(yīng)用平臺的類型，可以再次運(yùn)行該配置程序來改變設(shè)置。ccs軟件集成了ti公司的simulator和emulatord 的驅(qū)動程序，用戶可以直接用ti的仿真器進(jìn)行開發(fā)測試。其配置過程如下，雙擊桌面

21、上的setup ccs 2(c5000)圖標(biāo)，彈出如圖3.3所示的對話框。 圖3.3 ccs配置對話框從該對話框中選擇c5410 device simulator選項，然后單擊import按鈕，如圖3.4所示。圖3.4 用戶平臺類型 該對話框中的filter欄用于設(shè)置dsp類型、平臺類型、是否進(jìn)行內(nèi)存映射等。在配置對話框完成后，單擊close按鈕保存設(shè)置即完成了配置。完成配置后即可打開ccs仿真軟件進(jìn)行設(shè)計，首先創(chuàng)建源文件。（1） 選擇file new source file 命令，編寫源代碼(見附錄一) cos.asm。（2）創(chuàng)建計算余弦值的鏈接命令文件cos.cmd（見附錄二）。 其次是創(chuàng)

22、建工程文件。（1） 打開ccs，點(diǎn)擊project-new,創(chuàng)建一個新工程，其中工程名及路徑如圖3.5所示。圖3.5 創(chuàng)建一個新工程點(diǎn)擊完成即可完成工程創(chuàng)建。（2）右鍵點(diǎn)擊project 選擇add files to project,添加工程所需文件。如圖3.6所示圖3.6 添加工程文件在彈出的對話框中的下拉菜單中分別選擇cos.asm和cos.cmd點(diǎn)擊打開，即可添加源程序到工程中，在project窗口中可見兩個源文件都已添加進(jìn)工程。如圖3.7所示。圖3.7 已添加源文件窗口然后是設(shè)置編譯與連接選項，點(diǎn)擊project 選擇build opitions， 在彈出的對話框中設(shè)置相應(yīng)的編譯參數(shù)，

23、一般情況下，按默認(rèn)值就可以；如圖3.8所示。圖3.8 編譯環(huán)境設(shè)置同時在彈出的對話框中選擇連接的參數(shù)設(shè)置，設(shè)置輸出文件名，堆棧的大小以及初始化的方式。如圖3.9所示。圖3.9 編譯環(huán)境設(shè)置 最后是工程編譯與調(diào)試，點(diǎn)擊project build all，對工程進(jìn)行編譯，如正確則生成out 文件；若是修改程序，可以使用project build 命令，進(jìn)行編譯連接，它只對修改部分做編譯連接工作，可節(jié)省編譯與連接的時間。編譯通過生成.out 文件。點(diǎn)擊file load program，在彈出的對話框中載入debug 文件夾下的.out 可執(zhí)行文件，裝載完畢。4 仿真結(jié)果 利用泰勒級數(shù)展開式計算的一

24、個角度的余弦值，采用調(diào)用cos.asm程序的方式，調(diào)用前只要在數(shù)據(jù)存儲器d_x單元中設(shè)定x的弧度值就行了，計算結(jié)果在d_cosx單元中，程序中藥用到的一些存儲單元存放數(shù)據(jù)和變量，如圖4.1所示。 圖4.1 計算余弦值存儲單元分配 程序編譯成功后，選擇file菜單中的load program選項，將出現(xiàn)圖4.2所示的加載界面。 圖4.2 程序加載圖 加載完成后若執(zhí)行菜單命令“view”“graph”“time/frequency”,就可以觀察到所生成的余弦波形，如圖4.3所示。圖4.3產(chǎn)生的余弦信號波形圖上圖顯示了一個周期內(nèi)的余弦信號波形圖，循環(huán)輸出這個周期內(nèi)的數(shù)據(jù)就會產(chǎn)生連續(xù)的波形。選擇vie

25、w中的memory，address中寫上cosx，format中選擇數(shù)據(jù)顯示方式。如圖4.4所示。圖4.4 數(shù)據(jù)顯示選擇對話框余弦信號波形圖中對應(yīng)的實(shí)際數(shù)據(jù)如下圖4.5所示。圖4.5 cosx的數(shù)據(jù)圖觀察仿真結(jié)果可知初步實(shí)現(xiàn)了基于dsp芯片的余弦信號發(fā)生器的設(shè)計，在實(shí)際應(yīng)用中，余弦波是通過d/a口輸出的。選擇每個余弦波周期中的樣點(diǎn)數(shù)，改變每個樣點(diǎn)之間的延遲，就能夠產(chǎn)生不同頻率的余弦波。5 出現(xiàn)的問題及解決方法(1)編寫相關(guān)程序中部分代碼出現(xiàn)問題無法運(yùn)行，對ccs仿真軟件也不大熟悉，通過查看原理及相關(guān)資料，了解余弦信號發(fā)生器原理和ccs軟件，從而正確編寫程序。 （2）理論驗證時沒有徹底搞清楚原理

26、，尤其在輸出的預(yù)先信號波形的表示，導(dǎo)致程序運(yùn)行結(jié)果與理論驗證結(jié)果不符。在查看相關(guān)書籍，請教同學(xué)和老師下，最終徹底弄清楚了原理。（3）在查找相關(guān)資料時不懂取舍，導(dǎo)致查了很多無關(guān)的資料。解決方法是首先弄清楚余弦信號發(fā)生器的相關(guān)原理和課程設(shè)計的要求。（4）在寫論文的過程中也出現(xiàn)了不少的問題，一些原理圖如dsp芯片內(nèi)部結(jié)構(gòu)里的平行兩直線在vosio 2003中根本就不知道怎么畫，最后，通過多次練習(xí)，才找到最好的方式并達(dá)到理想的效果。6 結(jié)束語經(jīng)過四周自己的摸索和老師同學(xué)的幫助，經(jīng)過對課程設(shè)計的多次的修改，我終于順利按時完成任務(wù)。在這次課程設(shè)計中，我遇到一些課堂中從未有過的問題，通過網(wǎng)絡(luò)查找和同學(xué)交流，

27、大大促進(jìn)了設(shè)計進(jìn)程。并在過程中進(jìn)一步提高自身的創(chuàng)作、創(chuàng)新水平，扎實(shí)基礎(chǔ)，擴(kuò)展所學(xué)。這次課程設(shè)計不僅讓我更加深刻的了解了余弦信號發(fā)生器的產(chǎn)生原理和相關(guān)性質(zhì)，也更加深刻理解了它通信系統(tǒng)中的重要作用。在整個設(shè)計過程中，對我來說收獲最大的是那些分析和解決問題的方法與能力。從分析任務(wù)書，到如何找到設(shè)計原理，以及采用什么平臺來實(shí)現(xiàn)原理都是環(huán)環(huán)相扣的一個過程，哪一個步驟出現(xiàn)了問題都會給最終的設(shè)計帶來麻煩。我的理論知識和實(shí)際應(yīng)用脫節(jié)，它需要我將學(xué)過的相關(guān)知識都系統(tǒng)地聯(lián)系起來，對學(xué)過的理論進(jìn)行深入的理解，這就為我們以后進(jìn)行社會生產(chǎn)打下了基礎(chǔ)。通過本次課程設(shè)計，我真切的體會到了理論與實(shí)際工程的聯(lián)系，架起這座橋梁的

28、就是我們的系統(tǒng)仿真。也正是因為有了系統(tǒng)仿真這個模塊才讓我們的理論在不至于和實(shí)際工程相差很遠(yuǎn)，也讓我們在學(xué)校里就可以驗證理論知識，說到這里我不得不感到電子世界的奇妙。對于我們在校大學(xué)生來說很難遇到很好的機(jī)會可以把理論運(yùn)用到真正的實(shí)際工程中去，因為我們沒有經(jīng)驗，也因為實(shí)際工程的嚴(yán)謹(jǐn)，不存在嘗試的可能性，不允許有任何差錯。要完整的做好一個設(shè)計需要的不僅是懂得理論就可以了?；仡欉@次課程設(shè)計，感慨頗多，在短短的四周時間里，我不僅鞏固了以前學(xué)過的知識，還學(xué)到了很多新知識。這次課程設(shè)計使我深刻認(rèn)識到理論和實(shí)踐相結(jié)合是很重要的，只有理論知識是遠(yuǎn)遠(yuǎn)不夠的，只有把理論和實(shí)踐結(jié)合起來，從實(shí)踐中得出結(jié)論，才是真正自己

29、掌握好的知識，才能提高自己的實(shí)際動手能力和獨(dú)立思考解決問題的能力。同時，完成課程設(shè)計的過程中我也發(fā)現(xiàn)了自己的很多不足。比如，有時候自己遇到問題做不出來就開始浮躁。通過此次課程設(shè)計我知道了做科學(xué)需要嚴(yán)謹(jǐn)?shù)膽B(tài)度和廣褒的知識，為我以后更好的學(xué)習(xí)指明了一個努力的方向。我會不斷的努力學(xué)習(xí)，珍惜每次機(jī)會，把專業(yè)學(xué)好，鍛煉自己獨(dú)立思考問題的能力，同時培養(yǎng)自己理論聯(lián)系實(shí)際及動手的能力。最后，這個設(shè)計之所以能按時完成離不開老師的指導(dǎo)和同學(xué)的幫助，在此對他們表示衷心的感謝，也感謝學(xué)校給了我這次鍛煉自己和認(rèn)識自己知識水平的好機(jī)會。參考文獻(xiàn)1 支長義等.dsp原理及開發(fā)應(yīng)用.北京：北京航空航天大學(xué)出版社，2006.2

30、 清源科技.tms320c54xdsp硬件開發(fā)教程.北京：機(jī)械工業(yè)出版社，2003.3 劉益成.tms320c54xdsp應(yīng)用程序設(shè)計與開發(fā).北京：北京航空航天大學(xué)出版社，2002.4 趙紅怡.dsp技術(shù)與應(yīng)用實(shí)例（第二版）.北京：電子工業(yè)出版社，2008.5 劉劍科、王艷芬、王勝利.基于dsp的信號發(fā)生器的設(shè)計與實(shí)現(xiàn)j.制造與設(shè)計，2005.附件附錄一：產(chǎn)生余弦波部分程序清單.title cosx.asm .mmregs .def start .def cos_start, d_x, d_cosxstack: .usect stack,10hstart: stm #stack+10,sp l

31、d #d_x, dp st #6487h, d_x call cos_startend: b endcos_start: .def cos_startd_coeff .usect coeff,4 .datatable: .word 0249h ;c1=1/(7*8) .word 0444h ;c2=1/(5*6) .word 0aabh ;c3=1/(3*4) .word 4000h ;c4=1/2d_x .usect cos_vars,1d_squr_x .usect cos_vars,1d_temp .usect cos_vars,1d_cosx .usect cos_vars,1c_l .usect cos_vars,1 .te