基于FPGA構(gòu)架的并行硬件合并單元實現(xiàn)

1、本科畢業(yè)設(shè)計（論文）說明書 合并單元及其fpga實現(xiàn) 學(xué) 院 電力學(xué)院 專 業(yè) 電氣信息工程 學(xué)生姓名 指導(dǎo)教師 提交日期 2010年5月 31 日 畢 業(yè) 設(shè) 計 （論文） 任 務(wù) 書 茲發(fā)給 06級電氣信息 班學(xué)生 畢業(yè)設(shè)計（論文）任務(wù)書，內(nèi)容如下：1.畢業(yè)設(shè)計（論文）題目： 合并單元及其fpga實現(xiàn) 2.應(yīng)完成的項目： （1）熟悉合并單元的基礎(chǔ)知識，完成開題報告。 （2）簡單介紹合并單元的定義及功能。 （3）重點研究合并單元怎樣用fpga實現(xiàn)。 （4）完成英語文獻翻譯。 （5）完善畢業(yè)論文所有歸檔資料，進行論文答辯。 3.參考資料以及說明： （1 李紅斌，劉延冰，吳伯華電子式互感器的使用

2、現(xiàn)狀及應(yīng)用前景電力設(shè)備， 2006，12:103-104 （2）趙茂泰智能儀器原理與應(yīng)用北京：電子出版社,1999 （3）聶一雄，尹項根光學(xué)電壓互感器設(shè)計中若干問題的探討變壓器,2001,(4)： 2023 （4）金午橋，洪憲平變電站自動化新技術(shù)的應(yīng)用研究電網(wǎng)技術(shù),2000,24(5)： 3842 （5）中華人民共和國國家標(biāo)準(zhǔn)gb/t 20840.8-2007互感器，第8部分：電子式 電流互感器iec 60044-8:2002 （6）中華人民共和國國家標(biāo)準(zhǔn)gb/t 20840.8-2007互感器，第7部分：電子式 電壓互感器iec 60044-7:2002 （7）中華人民共和國電力行業(yè)標(biāo)準(zhǔn)dl

3、/t iec61850-9：2003變電站通信網(wǎng)絡(luò)和 系統(tǒng)，第9-1部分：特定通信服務(wù)映射(scsm)通過單向多路點對點串行 通信鏈路的采樣值4.本畢業(yè)設(shè)計（論文）任務(wù)書于2010年3月1日發(fā)出，應(yīng)于2010年5月31日前完成，然后提交畢業(yè)考試委員會進行答辯。 專業(yè)教研組（系）、研究所負(fù)責(zé)人 審核 年 月 日 指導(dǎo)教師 簽發(fā) 年 月 日摘要摘 要隨著電力系統(tǒng)容量的日益擴大和電壓運行等級的不斷提高，傳統(tǒng)的電磁式互感器暴露出越來越多的缺點，難以滿足電網(wǎng)向自動化、數(shù)字化方向發(fā)展的需要。在這種情況下，基于電子計算機技術(shù)、光電傳感技術(shù)的新一代電子式互感器應(yīng)運而生，越來越多的人開始研究電子式互感器。合并單

4、元作為電子式互感器與變電站間隔層設(shè)備接口的重要組成部分，主要用于同步接收多路電子式互感器輸出的數(shù)字信號以及將處理后的數(shù)據(jù)按標(biāo)準(zhǔn)規(guī)定的格式發(fā)送給間隔層設(shè)備。本文基于合并單元的研究背景，結(jié)合國際標(biāo)準(zhǔn)iec60044-7/8和iec61850-9-1，著重討論合并單元的功能以及怎樣來實現(xiàn)合并單元。由于合并單元要求對大量數(shù)據(jù)進行高速的接收和發(fā)送，并沒有復(fù)雜的運算和邏輯判斷，所以本文打破了傳統(tǒng)的以串行方式程序控制的合并單元實現(xiàn)方案（基于dsp，arm等），提出了一種基于fpga(現(xiàn)場可編程邏輯門陣列)構(gòu)架的并行硬件實現(xiàn)的合并單元，具有并行性高，速度快等優(yōu)點。本文中以xilinx公司最新的高速，低功耗fp

5、ga芯片為處理器并結(jié)合xilinx公司的各種ip核，實現(xiàn)了合并單元同步功能中的同步采樣、個合并單元之間進行同步；多路電子式互感器輸出信號接收功能中的的曼徹斯特解碼，循環(huán)冗余校驗(crc)、多路數(shù)據(jù)排排序；數(shù)據(jù)發(fā)送功能中的：數(shù)據(jù)幀組成、以太網(wǎng)數(shù)據(jù)發(fā)送。關(guān)鍵詞：合并單元，電子式互感器，fpga，ip核。abstractwith the improvement of electric power system capacity and the increasing of the level of the running voltage,the traditionary electromagnetic

6、 transformer is difficult to satisfy with the need of the digital and automation power system.so more and more people focus on the new electronic transformer. in this case, the electronic transformer which based on computer technology and photoelectric sensors technology has been invented as an impo

7、rtant component of the interface between electronic transformers and devices served in the substation bay level,a merging unit was primarily used to receive the sample values simultaneously from several electronic transformers,and then sent the pro-cessed data to the devices served in the bay level

8、with the standard format. in this paper,the author discusses the realization of the digital interface of the merging unit(mu). since the merging unit requires a lot of data to send and receive in high speed, and no complex algorithms and logic judge are needed.in this paper we breaked the merging un

9、it which based on traditional way of program control by serial implementation scheme(such as dsp, arm, etc.),and proposed a new merging unit implementation scheme which based on fpga (field programmable gate array) hardware parallel architecture with advantages of parellel and fast.in his paper we u

10、se the xilinxs latest high-speed, low power fpga chip and combined with a variety of xilinxs ip cores.we realized first:synchronous sampling and synchronization of merging units in the function of synchronization;second:mancheste decoding,crc checking,sorting by fifo in the function of data receptio

11、n;third:data frame composition and transmition data by ethernet in the function of data transmition.i目錄目錄摘 要iabstractii第一章 緒論11.1研究背景及課題內(nèi)容的簡介11.1.1合并單元的背景和簡介11.1.2fpga21.2國內(nèi)外的對合并單元研究現(xiàn)狀31.3本論文要研究的內(nèi)容4第二章，合并單元的定義及其組成52.1 合并單元的定義52.2 合并單元的具體功能72.3 合并單元與二次設(shè)備的通信方式82.3.1 iec 60044-8標(biāo)準(zhǔn)中規(guī)定的通訊方式82.3.2 iec 618

12、50-9標(biāo)準(zhǔn)規(guī)定的通訊方式9三、合并單元功能設(shè)計及硬件選擇133.1、合并單元所具有的功能模塊133.1.1同步模塊133.1.2多路數(shù)據(jù)接收和處理模塊143.1.3數(shù)據(jù)通訊模塊143.2 fpga實現(xiàn)合并單元裝置的特點153.2.1現(xiàn)有的合并單元實現(xiàn)方案153.2.2 fpga實現(xiàn)合并單元裝置的優(yōu)點153.3、本設(shè)計中軟硬件平臺和fpga器件選擇163.2.1、軟件平臺163.2.2、硬件平臺163.3本章小結(jié)17第四章、合并單元各功能的硬件實現(xiàn)184.1、同步模塊184.1.1、同步功能的分析184.1.2同步功能的實現(xiàn)204.2多路數(shù)據(jù)接收處理模塊。214.2.1數(shù)據(jù)接收功能分析214.

13、2.2合并單元直接接收互感器傳來的模擬量224.2.3合并單元直接接收互感器傳來的數(shù)字量234.3數(shù)據(jù)通訊模塊27第五章 vhdl程序講解及仿真305.1同步模塊305.2數(shù)據(jù)接收模塊315.2.1合并單元直接接收互感器傳來的模擬量時的a/d控制功能315.2.2合并單元直接接收互感器傳來的數(shù)字量時的收據(jù)接收功能345.3數(shù)據(jù)發(fā)送功能模塊375.3.1以太網(wǎng)輸入端fifo端口介紹375.3.2以太網(wǎng)ip核端口介紹25375.4合并單元中fpga輸入輸出端口385.4本章總結(jié)40結(jié)束語41致謝42參考文獻43iiiiv第一章 緒論第一章 緒論1.1研究背景及課題內(nèi)容的簡介1.1.1合并單元的背景

14、和簡介電力系統(tǒng)中對電壓電流的測量都會用到互感器，互感器把電網(wǎng)中的高電壓，大電流轉(zhuǎn)化成低電壓（100v），小電流（5a/1a）然后送給二次側(cè)的繼電保護，故障錄播，監(jiān)控，遠(yuǎn)動等裝置。傳統(tǒng)的互感器是利用變壓器原理的電磁式互感器，電磁式互感器雖然原理、接線都很簡單，但是具有體積大、發(fā)熱多、耗用銅等金屬材料多、耗用傳輸電纜多、維護困難、造價昂貴等固有的缺點。隨著電力系統(tǒng)傳輸容量的增加，運行電壓等級越來越高，傳統(tǒng)的電磁式電流電壓互感器暴露出原來沒有或不明顯的缺點如：絕緣要求高、磁飽和、鐵磁諧振、動態(tài)范圍小以及頻帶窄等一系列缺點。于是，旨在解決超高壓絕緣、磁飽和等問題的電子式電流、電壓互感器應(yīng)運而生。近幾年

15、來，電子式電流、電壓互感器研究發(fā)展迅速，基于光學(xué)和rogowski空心線圈的電流互感器已進入實用階段。1同時，隨著信號采集技術(shù)、數(shù)字分析技術(shù)和計算機技術(shù)的發(fā)展使得電子式互感器的發(fā)展及實用化成為現(xiàn)實。網(wǎng)絡(luò)技術(shù)和計算機技術(shù)的發(fā)展促進了變電站自動化的發(fā)展，使得具有數(shù)字接口和低功率的電子式互感器的應(yīng)用成為可能。電子式互感器的應(yīng)用給電力系統(tǒng)系統(tǒng)的測量和通信帶來了極大地方便。主要體現(xiàn)在：（1）由于電子式互感器具有數(shù)字輸出、接口方便、通信能力強的天然特性，它將直接改變變電站通訊系統(tǒng)的通信方式。利用電子式互感器輸出的數(shù)字信號，使用現(xiàn)場總線技術(shù)實現(xiàn)點對點/多個點對點或過程總線通信方式，將完全取代大量的二次電纜線

16、，徹底解決二次接線復(fù)雜的現(xiàn)象，可以簡化測量或保護的系統(tǒng)結(jié)構(gòu)，減少誤差源，有利于提高整個系統(tǒng)的準(zhǔn)確度和穩(wěn)定性，實現(xiàn)真正意義上的信息共享；（2）由于通信方式的改變，加上數(shù)字?jǐn)嗦菲骺刂坪碗娮娱_關(guān)裝置等智能電子設(shè)備的采用，使得功能不斷下放，變電站自動化系統(tǒng)由兩層結(jié)構(gòu)逐漸向三層結(jié)構(gòu)即過程層、間隔層、變電站層轉(zhuǎn)化，簡化了每一層的內(nèi)容，便于電力自動化裝置的設(shè)計和開發(fā)2,3 。過程層設(shè)備按照其功能主要可分為三類：a電氣運行的實時電氣量檢測，即對電流、電壓、相位及諧波分量等進行檢測；b運行設(shè)備的狀態(tài)參數(shù)在線檢測和統(tǒng)計。對變壓器、斷路器、母線等設(shè)備的溫度、壓力、密度、絕緣、機械性以及工作狀態(tài)的檢測；b操作控制執(zhí)行

17、與驅(qū)動，包括開關(guān)跳合閘驅(qū)動等執(zhí)行機構(gòu)。電子式互感器雖然在原理上優(yōu)于傳統(tǒng)互感器，但是它的應(yīng)用將改變二次信號的輸出類型和輸出形式，這將帶來一系列需要解決的問題4,5：（1）設(shè)計出適用于變電站二次設(shè)備特別適用于繼電保護的數(shù)字化接口。（2）如何選擇二次回路的光電數(shù)字化的結(jié)構(gòu)形式。（3）如何保證一、二次設(shè)備間的數(shù)字化通訊系統(tǒng)的可靠性和實時性。只有解決了以上的問題，電子式互感器才能真正的應(yīng)用到變電站自動化系統(tǒng)中。為此國際電工委員會已經(jīng)制定了電子式電壓/電流互感器(electronic currenttransformer，簡稱ect/electronic voltage transformer,簡稱evt

18、)的標(biāo)準(zhǔn)iec60044-7/8，并首次提出了合并單元的定義。合并單元是針對數(shù)字化輸出的電子式互感器而定義的，它是電流、電壓互感器和保護、測控裝置的中間接口，其主要功能是同步采集多路互感器輸出的數(shù)字信號后，按標(biāo)準(zhǔn)規(guī)定的格式發(fā)送給保護、測控設(shè)備。合并單元輸出的方式有兩種，其一是在iec60044-7/8中定義的基于iec60870-5-1標(biāo)準(zhǔn)的曼徹斯特編碼的串行通訊方式6,7，其二是在iec61850-9中定義的基于ieee802.3的以太網(wǎng)通訊方式。由于前者傳輸速率比較慢，限制了采樣率，所以目前工程實施中最常見的方式是以太網(wǎng)通訊方式。1.1.2fpgafpga（fieldprogrammabl

19、e gate array），即現(xiàn)場可編程門陣列。fpga是在pal、gal、epld等可編程邏輯器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。作為專用集成電路（asic）領(lǐng)域中的一種半定制電路而出現(xiàn)，fpga既解決了定制電路的不足，也克服了原有可編程器件門電路數(shù)有限的缺點。fpga內(nèi)部包括可配置邏輯模塊clb（configurable logic block）、輸出輸入模塊i/ob（input output block）和內(nèi)部連線（interconnect）三個部分。用戶可對fpga內(nèi)部的邏輯模塊和i/o模塊重新配置，以實現(xiàn)用戶的邏輯，因而也被用于對cpu的模擬。用戶對fpga的編程數(shù)據(jù)放在flash芯片中，

20、通過上電加載到fpga中，對其進行初始化。也可在線對其編程，實現(xiàn)系統(tǒng)在線重構(gòu)，這一特性可以構(gòu)建一個根據(jù)計算任務(wù)不同而實時定制的cpu，這是當(dāng)今研究的熱門領(lǐng)域。fpga可實現(xiàn)絕大部分?jǐn)?shù)字電路設(shè)計，將所需的功能直接整合在fpga的設(shè)計中，因此可大大減小處理器外圍擴展電路數(shù)目，降低外圍電路和布局布線復(fù)雜度，減少影響信號完整性的因素，提高系統(tǒng)的抗干擾能力。而且利用fpga的可編程性，根據(jù)不同用戶的需要方便地添加各種模塊，硬件擴展和升級都非常方便。而且現(xiàn)代大容量、高速度的fpga以及相應(yīng)的sopc（system on programmable chip）技術(shù)的發(fā)展，克服了微控制器和dsp方案的諸多不足。

21、fpga設(shè)計和實現(xiàn)變得更加方便，用戶可以靈活地進行系統(tǒng)硬件和軟件設(shè)計，還可以在現(xiàn)場進行系統(tǒng)修改。fpga技術(shù)的目標(biāo)就是試圖盡可能將整個電子系統(tǒng)在單片芯片中實現(xiàn)，使得所設(shè)計的電路系統(tǒng)在其規(guī)模、可靠性、體積、功耗、性能、開發(fā)成本、產(chǎn)品升級等多方面實現(xiàn)最優(yōu)化。合并單元主要功能是同步采集多路互感器輸出的數(shù)據(jù)后，經(jīng)過簡單的處理并按標(biāo)準(zhǔn)規(guī)定的格式發(fā)送給保護、測控設(shè)備。這些功能都可以很容易的利用fpga進行實現(xiàn)。1.2國內(nèi)外的對合并單元研究現(xiàn)狀自20世紀(jì)60年代以來，電子式互感器經(jīng)歷了原理研究、試驗樣機和現(xiàn)場掛網(wǎng)運行等階段。目前，電子式互感器正處于實用化、產(chǎn)品化的推廣應(yīng)用階段，而針對數(shù)字化輸出的電子式互感器

22、而定義的合并單元也得到了國內(nèi)外的廣泛研究。2002年出臺的電子式電流互感器標(biāo)準(zhǔn) iec60044-8首次提出了電子式互感器數(shù)字輸出的概念，電力互感器為了與符合iec61850標(biāo)準(zhǔn)的二次設(shè)備相連接實現(xiàn)互操作必須有一座橋梁，那就是合并單元。對于國外的研究情況，以歐洲、北美最為突出，其次是日本。美國有許多大電氣公司都已介入，各自在1982年左右成立了專題研究組，并研制成功了16lkv獨立式0ct(1986一1988)，161kv組合式光纖電流互感器/光學(xué)電壓互感器。1991年6月abb電力t&d有限公司公布了用于計量和繼電保護用的345kv電站的oct系統(tǒng)，并在多個地區(qū)掛網(wǎng)運行。19%年3m公司開發(fā)

23、用于138kv電壓等級的全光纖電流測量模塊，據(jù)稱也可用于500kv電壓等級。此外，日本、英國、德國、法國等國也在電子互感器的研究上取得了較大的進展。為了規(guī)范各組織在變電站自動化系統(tǒng)領(lǐng)域內(nèi)的研究，iec制定了變電站內(nèi)通信網(wǎng)絡(luò)和系統(tǒng)標(biāo)準(zhǔn)體系 iec61850標(biāo)準(zhǔn)，目前己經(jīng)發(fā)布了最新的iec61850標(biāo)準(zhǔn)(2004版)。其中iec61850一9對電子互感器的輸出接口定義又做了新的補充。2000年cigre會議上abb和siemens公司宣布共同支持iec61850-9，并于2001年11月在kema通過了一致性測試，2002年1月在美國進行采樣值的網(wǎng)絡(luò)傳輸測試1。中國有關(guān)電子式互感器及合并單元的研究

24、也在進行，目前主要的研究單位有電子部26所和34所、電力科學(xué)研究院、清華大學(xué)、華中科技大學(xué)、華南理工大學(xué)等。尤其是這幾年，電子式互感器及合并單元在變電站自動化系統(tǒng)中的應(yīng)用正成為各電力系統(tǒng)研究單位的研究重點。目前對于基于 iec61850標(biāo)準(zhǔn)的合并單元的研究目前提出的方案多為（1）基于dsp；（2）基于fpga或cpld與dsp結(jié)合；（3）基于arm等系列的嵌入式cpu；（4）以fpga加上外圍的存儲、數(shù)據(jù)通信芯片的實現(xiàn)方案。而只基于單一fpga用純硬件的方式來實現(xiàn)合并單元的研究方案還很少。因此本課題采用 iec61850標(biāo)準(zhǔn)和fpga技術(shù)來實現(xiàn)合并單元的功能。綜上所述，基于iec61850標(biāo)準(zhǔn)

25、的合并單元控制器的研究在國內(nèi)尚處于起步階段，而開發(fā)開發(fā)新的基于fpga的合并單元符合行業(yè)的發(fā)展需要，并具有速度塊、穩(wěn)定性高、易擴展、便于升級更新等優(yōu)點1.3本論文要研究的內(nèi)容針對利用fpga技術(shù)來實現(xiàn)合并單元的功能，本文將做以下幾個方面的研究：第一章：緒論。講述該課題的研究背景、課題中涉及到內(nèi)容簡介以及本課題涉及內(nèi)容的研究現(xiàn)狀。第二章：根據(jù)iec60044-7/8和iec61850-9這兩個標(biāo)準(zhǔn)詳細(xì)研究合并單元的定義，功能和通訊方式。分析合并單元應(yīng)具有的功能模塊及其作用并初步的設(shè)計各功能模塊的實現(xiàn)方法。第三章：了解現(xiàn)有的合并單元的實現(xiàn)方案，并與本文中fpga實現(xiàn)的合并單元作比較，分析fpga實

26、現(xiàn)的合并單元所具有的優(yōu)缺點。研究合并單元應(yīng)具有的功能模塊，以及硬件實現(xiàn)所需的軟硬件平臺第四章：研究合并單元中每一個功能模塊的原理以及利用fpga實現(xiàn)各個功能模塊的方法。第五章：介紹編寫合并單元中fpga各個功能模塊的vhdl程序的端口，并對各個功能模塊進行仿真驗證。43第二章 合并單元的定義及其組成第二章，合并單元的定義及其組成2.1 合并單元的定義為了推動電子式互感器的實際應(yīng)用,國際電工委員會制定了iec 60044-7/8和iec61850-9-1等一系列國際標(biāo)準(zhǔn)。在這些標(biāo)準(zhǔn)中,均反復(fù)涉及到電子式互感器與二次設(shè)備接口的組成部分合并單元(mu,merging unit)。合并單元是用以對來自

27、二次轉(zhuǎn)換器的電流和/或電壓數(shù)據(jù)進行時間相關(guān)組合的物埋單元，合并單元可以是互感器的一個組成件，也可以是一個分立單元6-8。合并單元的將各電子式電壓電流互感器的數(shù)據(jù)信息進行統(tǒng)一處理，在時間不確定性小于幾微秒的同一瞬間，把所取電流和電壓瞬時值傳輸?shù)綔y量和保護裝置。因此，合并單元作為電流/電壓綜合的物理單元對同一個變電站間隔的各種電流、電壓信號，即三相的電流、電壓按一個協(xié)議規(guī)程進行傳輸。同時，它在一定程度上也實現(xiàn)了過程層數(shù)據(jù)的數(shù)字化和共享化。合并單元是隨著電子式電流互感器、電子式電壓互感器的出現(xiàn)而出現(xiàn)的。為了更有效利用電子式電流和電壓互感器的優(yōu)點，數(shù)字信號必須用統(tǒng)一的方式處理：同一個測量點的電流電壓瞬

28、時值，必須作為同一組數(shù)據(jù)用同一路光纖傳輸?shù)綔y量和繼電保護裝置，而不是像傳統(tǒng)電磁式互感器一樣用不同的金屬電纜線來傳輸信號；各個光纖互感器輸出的都是固定時間間隔的數(shù)字量采樣值，這些來自不同互感器的采樣數(shù)據(jù)必須保持同步性。因此，必須在電子式互感器和二次設(shè)備間設(shè)置一個合并單元，把各路信號先進性匯總、同步，再將這些數(shù)據(jù)打包校驗，發(fā)送出去。針對數(shù)字化輸出的電子式互感器，合并單元連接了電子式互感器二次轉(zhuǎn)換器與變電站二次設(shè)備。采用一臺合并單元（mu）可匯集多達12個二次轉(zhuǎn)換器數(shù)據(jù)通道。一個數(shù)據(jù)通道承載一臺電子式互感器或一臺電子式互感器采樣測量值的單一數(shù)據(jù)流。在多相或組合單元時，多個數(shù)據(jù)通道可以通過一個實體接口

29、從二次轉(zhuǎn)換器傳輸?shù)胶喜卧?。合并單元對二次設(shè)備提供一組時間相干的電流和電壓樣本。二次轉(zhuǎn)換器也可從常規(guī)電壓互感器或電流互感器獲取信號，并可匯集到合并單元。合并單元的主要功能是同步采集三相電流電壓輸出的數(shù)字信息并匯總按照一定的格式輸出給二次保護控制設(shè)備。圖2.1中合并單元將7只(3只測量,3只保護,1只備用)以上的電流互感器(ta)和5只(3只測量、保護,1只母線,1只備用)以上的電壓互感器(tv)合并為一個單元組,并將輸出的瞬時數(shù)字信號填入同一數(shù)據(jù)幀中8。 圖2.1電子式互感器配置示例注：evta的sc是a相電子式電壓互感器的二此變換器，ecta的sc是a相電子式電流互感器的二此變換器由上圖可看

30、出電子式互感器的數(shù)據(jù)經(jīng)過合并單元后以以數(shù)字報文的格式將這些信息組幀發(fā)送給二次保護、控制設(shè)備，報文內(nèi)主要包括了各路電流、電壓量及其有效性標(biāo)志，此外還添加了一些反映開關(guān)狀態(tài)的二進制輸入信息和時間標(biāo)簽信息。合并單元與互感器進行通訊的數(shù)字通信接口應(yīng)具有以下幾個重要特點：(1)同時處理的任務(wù)多。合并單元需同時接收各自獨立的多路數(shù)據(jù)，并對各路數(shù)據(jù)在傳輸過程中是否發(fā)生畸變進行校驗，以防止提供錯誤數(shù)據(jù)給保護測量設(shè)備。(2)高可靠性和強實時性。合并單元所接收的電流、電壓信息是保護動作判據(jù)需要的信息，接口通信處理時間的快慢將直接影響到保護的動作時間。此數(shù)據(jù)通信位于開關(guān)附近，故對其抗干擾性要求很高，需保證數(shù)據(jù)安全可

31、靠地傳輸給保護等設(shè)備10。(3)通信信息流量大。合并單元需要采集三相電流、電壓信息，電流信息又分保護和測量兩種，這些信息均是周期性的，接口通信流量較大。在對采樣率要求較高的線路差動保護和計量等應(yīng)用中，通信流量會更大。(4)通信速度較高。由于接口的通信環(huán)境惡劣，故合并單元與各路數(shù)據(jù)通道一般采用光纖通信，選擇串行通信的方式更為合理，這就對通信速度提出了較高的要求 3334。由于合并單元與互感器之間的數(shù)據(jù)接口具有以上特點，所以合并單元與互感器之間的數(shù)據(jù)接口也是合并單元設(shè)計的重要部分。針對非數(shù)字化輸出的傳統(tǒng)互感器和電子式互感器，合并單元接收到的就是模擬量而非數(shù)字量，此時二次轉(zhuǎn)換器就應(yīng)該集成在合并單元內(nèi)

32、部，接受到模擬量后經(jīng)過a/d轉(zhuǎn)換后直接通過并行的方式發(fā)送給合并單元的數(shù)據(jù)處理部分。所以這種情況就不需要互感器與合并單元之間的數(shù)字通訊接口。2.2 合并單元的具體功能 根據(jù)iec 60044-7/8和iec61850-9-1中對合并單元的定義，經(jīng)過研究合并單元應(yīng)具有以下的功能。(1)數(shù)據(jù)采集。合并單元主要實現(xiàn)電網(wǎng)電流、電壓等信息量的就地采集。所采集的數(shù)據(jù)可以是電壓電流互感器直接提供的模擬量，也可以是經(jīng)過a/d轉(zhuǎn)換后的數(shù)字量。(2)同步功能。通常情況下變電站并不是只有一臺合并單元，各個合并單元之間需要同步來確保所采集到的電壓電流數(shù)據(jù)來自同一個時刻。其他的二次設(shè)備也需要精確的時間標(biāo)簽，如變壓器差動保

33、護，這就需要一個精確的統(tǒng)一時鐘，一般這個時鐘是由gps發(fā)出，1秒鐘一次，發(fā)出一個符合iec60044-8的光脈沖或電氣脈沖，同步所有合并單元的數(shù)據(jù)采集起始點，然后由合并單元按照協(xié)議里面規(guī)定的采樣速率發(fā)出采樣命令，或者根據(jù)時間標(biāo)簽進行插值，插成協(xié)議中額定周波所需的點數(shù)，然后組幀35。(3)同步源異常警告。當(dāng)同步源丟失這是非常危險的事情，這意味著各個合并單元收集到的數(shù)據(jù)將沒有統(tǒng)一時間標(biāo)準(zhǔn)，也就意味著相位差的不到保障，這對保護設(shè)備是相當(dāng)致命的。因此，當(dāng)外部時鐘丟失時，必須要能夠警告二次保護設(shè)備，并且自身利用鎖相環(huán)保持a/d采樣時間間隔短期內(nèi)不會漂移太遠(yuǎn) 36。(4)串行數(shù)據(jù)發(fā)送功能。合并單元接收到電

34、壓電流互感器的數(shù)據(jù)后，要把這些數(shù)據(jù)提供給二次設(shè)備使用。具體的通訊方式可以按照iec 60044-8標(biāo)準(zhǔn)規(guī)定的串行數(shù)據(jù)通信方式，也可以按照iec 61850-9標(biāo)準(zhǔn)用以太網(wǎng)的形式進行數(shù)據(jù)通訊。2.3 合并單元與二次設(shè)備的通信方式2.3.1 iec 60044-8標(biāo)準(zhǔn)中規(guī)定的通訊方式iec 60044-8規(guī)定合并單元到二次設(shè)備可以有數(shù)字電輸出和數(shù)字光輸出兩種。數(shù)字電輸出是以銅線為基礎(chǔ)的傳輸系統(tǒng)，系統(tǒng)必須與rs-485標(biāo)準(zhǔn)兼容。標(biāo)準(zhǔn)中建議使用d型9幀連接器，屏蔽雙絞線電纜，長度為250米。也可以使用帶屏蔽的rj-45連接器代替，對于數(shù)字光輸出只需將數(shù)字輸出按一定要求進行電/光轉(zhuǎn)換。數(shù)字光輸出和數(shù)字電

35、輸出在鏈路層和應(yīng)用層的規(guī)定上是完全一致的，不同的只是物理層的傳輸介質(zhì)，近距離傳輸可采用塑料光纖或雙絞線，遠(yuǎn)距離可使用玻璃光纖。對于數(shù)字輸出的格式標(biāo)準(zhǔn)中規(guī)定采用iec60870-5-1(遠(yuǎn)動設(shè)備及系統(tǒng)傳輸幀格式)規(guī)定的ft3數(shù)據(jù)幀格式封裝，實現(xiàn)數(shù)據(jù)傳輸。合并單元和二次設(shè)備間的標(biāo)準(zhǔn)傳輸速度為2.5mbit/s，采用曼徹斯特編碼。ft3數(shù)據(jù)幀格式分為可變長和固定長幀格式。可變長幀格式用于傳輸數(shù)據(jù)，或由子站向主站傳輸數(shù)據(jù)報文；固定長幀格式用于確認(rèn)報文或詢問報文。合并單元向二次設(shè)備傳輸數(shù)據(jù)時使用經(jīng)過修改的可變幀長幀格式。具體發(fā)送數(shù)據(jù)時所用的幀格式的內(nèi)容如下7： 圖2.2依據(jù)ft3格式的通用幀格式iec

36、60044-8規(guī)定的傳輸規(guī)則為7：規(guī)則1：行空位是二進制1。兩幀之間按曼徹斯特編碼連續(xù)傳輸此值，為了使接收器的時鐘易同步，由此提高通訊鏈接的可靠性，兩幀之間應(yīng)傳輸最少70個空位比特。規(guī)則2：幀的最初兩個八位字節(jié)代表起始符。規(guī)則3：16個八位字節(jié)用戶數(shù)據(jù)由一個16循環(huán)冗余校驗crc結(jié)束。需要時，幀應(yīng)填滿緩沖字節(jié)，以完成給定的字節(jié)數(shù)。規(guī)則4：校驗序列建立一個多項式生成碼：規(guī)則5：接收器檢驗信號品質(zhì)、起始符、各校驗序列和幀長度。如果這些校驗中任一項有誤，該幀將廢棄，否則交給用戶。2.3.2 iec 61850-9標(biāo)準(zhǔn)規(guī)定的通訊方式iec 61850采用以太網(wǎng)接入方式。合并單元與二次設(shè)備的連接可以采用

37、光纖傳輸系統(tǒng)。通過考慮并解決電磁兼容性的要求，也可選擇基于銅質(zhì)材料的傳輸系統(tǒng)。傳輸?shù)囊?guī)約按照iec61850-9-1/2規(guī)定的以iso/iec8802.3協(xié)議規(guī)定的以太網(wǎng)幀格式和asn.1基本編碼規(guī)則進行數(shù)據(jù)封裝，實現(xiàn)數(shù)據(jù)傳輸11。iso/iec 8802-3幀結(jié)構(gòu)如圖2.3所示8。圖2.3以太網(wǎng)數(shù)據(jù)包幀格式而以太網(wǎng)速率的選擇在iec 61850-9標(biāo)準(zhǔn)中也有規(guī)定，具體選擇方法如表2.1和2.28表2.1以太網(wǎng)物理層選擇指南(接收節(jié)點)采樣率所連接的合并單元(mu)的數(shù)目1234-510fr10 mbps10 mbps10 mbps10 mbps12fr10 mbps10 mbps10 mbp

38、s10 mbps16fr10 mbps10 mbps10 mbps10 mbps20fr10 mbps10 mbps10 mbps10 mbps40fr10 mbps10 mbps10 mbps100 mbps48fr10 mbps10 mbps10 mbps100 mbps80fr100 mbps100 mbps100 mbps100 mbps200fr100 mbps100 mbps100 mbps100 mbpsfr：額定頻率(hz)注關(guān)于400fr：100 mbps以太網(wǎng)可使用的帶寬不足以允許3個以上的合并單元(mu)向同一個接收設(shè)備傳送采樣值。表2.2以太網(wǎng)物理層選擇指南(發(fā)送節(jié)點)

39、采樣率合并單元數(shù)目：1備注10fr10 mbps12fr10 mbps14fr10 mbps10fr10 mbps額定值參照iec 60044-810fr10 mbps10fr10 mbps額定值參照iec 60044-810fr10 mbps額定值參照iec 60044-810fr100mbpsfr：額定頻率(hz)以太網(wǎng)數(shù)據(jù)速率的選擇也可以按照以下公式計算：可使用的數(shù)據(jù)速率:srtlnmudrdr:數(shù)據(jù)速率(10mbps或100mbps).sr:采樣速率(hz).tl:最大報文長度;(26字節(jié)以太網(wǎng)報頭+4字節(jié)優(yōu)先權(quán)標(biāo)記+8字節(jié)以太網(wǎng)型pdu+2字節(jié)asn.1標(biāo)記/長度+2字節(jié)塊的數(shù)目+4

40、6字節(jié)通用數(shù)據(jù)集+23字節(jié)狀態(tài)量=111字節(jié)x 8位=888位+96位幀間隔=984位)nmu:所連接的合并單元(mu)的數(shù)目示例:srtlnmu =(400 x 60hz)984bit1=23,616 mbps100 mbps注：上式?jīng)Q定可使用的數(shù)據(jù)速率僅僅是理論上的，實際上應(yīng)計及10%左右的裕度。在實際應(yīng)用時可使用的數(shù)據(jù)速率通常取決于發(fā)送端或接收端內(nèi)部cpu的能力。第四章 合并單元各功能的硬件實現(xiàn)第三章 合并單元功能設(shè)計及平臺選擇3.1、合并單元所具有的功能模塊根據(jù)iec60044-7/8和iec61850-9這兩個標(biāo)準(zhǔn)中的規(guī)定，合并單元是用以對來自二次轉(zhuǎn)換器的電流和/或電壓數(shù)據(jù)進行時間相

41、關(guān)組合的物埋單元，合并單元可以是互感器的一個組成件，也可以是一個分立單元。經(jīng)過分析，合并單元應(yīng)具有以下圖3.1中所描繪的幾個功能模塊組成12。 圖3.1 合并單元模塊組成3.1.1同步模塊這里所指的同步包括兩層含義：即同一合并單元內(nèi)各信號的同步和變電站內(nèi)各合并單元之間的同步。同一合并單元內(nèi)各信號的同步是指來自不同設(shè)備間隔的同步的電流和電壓信息必須有相同的時間標(biāo)簽，必須使不同協(xié)議規(guī)則的電流和電壓信息做到同步。合并單元通過向各路a/d轉(zhuǎn)換器發(fā)送同步轉(zhuǎn)換命令，以保證各路同時進行采樣和a/d轉(zhuǎn)換。變電站內(nèi)各合并單元之間也需要同步。例如當(dāng)一個二次保護設(shè)備需要多個合并單元提供的電流、電壓信息時，必須使不同

42、的合并單元之間同步工作，在多數(shù)情況下，變電站的合并單元都需要同步，可以使用一個站級同步源給所有的合并單元發(fā)送同步信號以實現(xiàn)采樣的同步；當(dāng)保護雙重化時，變電站需要兩個獨立的同步源給兩套保護設(shè)備提供同步信號。由于兩套保護設(shè)備共用同一個電子式互感器，所以兩個同步源之間也應(yīng)實現(xiàn)同步13,14。由于各種原因，合并單元有可能發(fā)生同步源丟失的情況。而同步源丟失是非常危險的事情，這意味著各個合并單元收集到的數(shù)據(jù)將沒有統(tǒng)一時間標(biāo)準(zhǔn)，也就意味著相位差的不到保障，這對保護設(shè)備是相當(dāng)致命的。因此，智能合并單元也具有同步源異常告警的功能，當(dāng)外部時鐘丟失時，會警告二次保護設(shè)備，合并單元將利用采樣間隔計數(shù)器保持a/d采樣時

43、間間隔短期內(nèi)不會漂移太遠(yuǎn)，直到同步源恢復(fù)在進行同步。3.1.2多路數(shù)據(jù)接收和處理模塊由于現(xiàn)在我國的電力系統(tǒng)中互感器仍然以電磁式互感器為主，電子式互感器和光電互感器由于技術(shù)還不夠完善，還在進行小規(guī)模的試用階段，但將來仍是一個不可阻擋的發(fā)展方向。所以為了兼容這幾種互感器，滿足目前實際電力工程數(shù)據(jù)采集方式的多樣性，本智能合并單元的數(shù)據(jù)采集提供兩種數(shù)據(jù)采集方式。第一種情況，合并單元直接接收互感器傳來的模擬量。智能合并單元提供a/d采集功能，包括小ct/pt轉(zhuǎn)換回路（對于電子式互感器，可不包含此回路）、有源低通濾波回路、高精度高速率的a/d轉(zhuǎn)換回路等電路，將互感器傳來的模擬量轉(zhuǎn)換成相對應(yīng)的數(shù)字量。第二種

44、情況，合并單元接收互感器經(jīng)過a/d轉(zhuǎn)換后的數(shù)字量，這時智能合并單元提供a/d采樣信號生成回路、數(shù)字?jǐn)?shù)據(jù)接收回路等電路。雖然iec60044-7/8及iec61850-9-1標(biāo)準(zhǔn)均未對電子式互感器高壓側(cè)采集器與合并單元之間的數(shù)據(jù)傳輸方式進行定義，但是現(xiàn)在普遍使用的是一般徹斯特編碼形式編碼并組成數(shù)據(jù)幀通過rs-485接口以串行的方式經(jīng)銅線電纜傳輸，具體數(shù)據(jù)幀的格式在第四章中介紹。由于互感器到合并單元之間的處于強電磁場的環(huán)境中，通信環(huán)境惡劣干強，必須采用較強檢錯、糾錯功能的校驗碼來保證可靠通訊，幀格式中的校驗碼采用iec60044-8標(biāo)準(zhǔn)中規(guī)定使用的crc校驗碼。為此智能合并單元提供crc校驗?zāi)K來

45、完成校驗功能。除此之外智能合并單元采集數(shù)據(jù)時還有對各路數(shù)據(jù)進行排序的功能。由于各路通道數(shù)據(jù)相互獨立，其數(shù)據(jù)信息到達合并單元的時間各不相同，且前后關(guān)系也不固定，所以在將各路路數(shù)據(jù)進行處理前，利用先進先出(fifo)隊列對各路數(shù)據(jù)進行正確排序，即在第 k- 1路數(shù)據(jù)寫入fifo后，才寫入第k路數(shù)據(jù)。這樣從 fifo輸出的數(shù)據(jù)將是按照第1,2,k路正確排序15-17。3.1.3數(shù)據(jù)通訊模塊該模塊將各路采樣值數(shù)據(jù)進行組幀并發(fā)送給二次保護測控裝置。此功能在iec60044-7/8和iec61850-9-1中分別采用了不同的發(fā)送方式。前者是基于曼徹斯特編碼的ft3格式進行曼徹斯特編碼發(fā)送，編碼前傳送速率為

46、2.5mbit/s，限制了采樣率，不適用于對采樣率要求較高的計量和差動保護等；后者是基于ieee8802-2和iso/iec8802-3標(biāo)準(zhǔn)的通訊方式，即通過以太網(wǎng)進行發(fā)送，速度可達100mbit/s，甚至更高，完全可以滿足現(xiàn)在各種測量、保護和錄波等裝置的要求，所以相對于iec60044-7/8其應(yīng)用更為廣泛。本設(shè)計中采用以太網(wǎng)的形式進行數(shù)據(jù)通訊，在進行以太網(wǎng)通訊時采用xilinx公司提供的以太網(wǎng)ip核來實現(xiàn)。3.2 fpga實現(xiàn)合并單元裝置的特點3.2.1現(xiàn)有的合并單元實現(xiàn)方案由于合并單元將在未來的電力系統(tǒng)中占有重要的地位，現(xiàn)在出現(xiàn)了許多關(guān)于合并單元的研究，也有許多合并單元的實現(xiàn)方案，按數(shù)據(jù)

47、處理單元所用到的核心分類大概有以下幾種實現(xiàn)方案（1）以dsp為數(shù)字處理核心的實現(xiàn)方案；（2）以arm或其他類cpu為數(shù)字處理核心的實現(xiàn)方案；（3）以dsp+fpga為數(shù)字處理核心的實現(xiàn)方案；（4）以fpga加上外圍的存儲、數(shù)據(jù)通信芯片的實現(xiàn)方案。3.2.2 fpga實現(xiàn)合并單元裝置的優(yōu)點隨著現(xiàn)代電子技術(shù)的發(fā)展，fpga芯片的技術(shù)也在不斷的發(fā)展，現(xiàn)在出現(xiàn)了千萬門級的fpga芯片，單個fpga芯片中可以裝入數(shù)個功能強大的ip核。原來完成原本需要數(shù)個芯片才能完成的功能，現(xiàn)在都可以用單個的fpga芯片完成，不僅減小了整個電路板的體積，也大大縮減了設(shè)計和調(diào)試的難度。本設(shè)計就利用單一fpga芯片加上ad轉(zhuǎn)

48、換電路來完成合并單元的功能，這樣的實現(xiàn)方案相比其他的實現(xiàn)方案具有以下的優(yōu)點。（1）設(shè)計簡便。用一個fpga芯片代完成了需要幾個芯片才能完成的功能，減小設(shè)計的工作量。合并單元的各種功能都可以通過電腦編寫fpga的程序來實現(xiàn)，并且各種功能的設(shè)計大多可以在電腦上通過仿真得到驗證，這樣一來也減小了調(diào)試的工作量而且返工的幾率小減少研發(fā)投入。（2）靈活性高。由于fpga芯片實現(xiàn)各種功能是通過燒入其中的不同的硬件描述語言程序來完成的，所以fpga的功能可以隨時改變，比如當(dāng)合并單元裝置用于不同的二次設(shè)備時為適應(yīng)二次設(shè)備則需要的不同的電壓電流采樣率和不同的數(shù)據(jù)發(fā)送速率。這是我們可以在同一套合并單元裝置中通過改變

49、fpga數(shù)據(jù)采集部分的vhdl程序內(nèi)容來設(shè)置不同的采樣率；通過改變fpga中以太網(wǎng)ip核的配置或者更換新的ip核來提高或降低以太網(wǎng)的發(fā)送速率從而使同一套合并單元裝置來適應(yīng)不同的應(yīng)用場合。這樣的高靈活性是其他如dsp或者cpu等方式來實現(xiàn)的合并單元裝置所遠(yuǎn)不能達到的。（3）高速高可靠性。fpga對電子式互感器數(shù)據(jù)的處理以及把數(shù)據(jù)通過以太網(wǎng)發(fā)送給二次設(shè)備的整個過程都是直接通過硬件來實現(xiàn)的。而若合并單元裝置中有dsp或者arm類cpu時則必定會涉及到軟件對數(shù)據(jù)的處理。由于在fpga中各種功能的實現(xiàn)和進程的運行是通過并行的方式，也就是說合并單元中fpga在進行對電子式互感器數(shù)據(jù)采集和處理的同時也可以進

50、行對二次設(shè)備數(shù)據(jù)的發(fā)送，這樣實現(xiàn)各種功能時就比軟件具有更高的可靠性和更高的速度，所以以fpga實現(xiàn)的合并單元裝置比其他方式實現(xiàn)合并單元裝置又跟高的速度和可靠性?？煽啃允请娏ο到y(tǒng)裝置的最重要的要求，合并單元高速可靠的運行對二次設(shè)備的可靠和準(zhǔn)確運行也有很大的幫助。（4）升級換代方便成本低。目前altera、xilinx等fpga生產(chǎn)商不但會及時推出規(guī)模更大更高速的fpga芯片，也會經(jīng)常向客戶免費提供最新的功能最強大的ip核，用戶可以方便的申請到這些資源，除此之外許多其他的團體或個人也會開發(fā)出各種各樣的ip核，這就使得我們用fpga實現(xiàn)的系統(tǒng)可以隨時的更新。比如當(dāng)以fpga實現(xiàn)的合并單元裝置需要在性

51、能和功能上進行小規(guī)模的更新時，我們就可以給fpga芯片裝入新的ip核或者其他的功能模塊而不需要對裝置中其他的部分做任何的改動；當(dāng)需要進行大規(guī)模更新時，可以更換新一代的fpga芯片，并加入最新的ip核，而其他的部分只需要做很小的改動而不需要像更換dsp或者cpu那樣對外圍的支持類芯片以及軟件做徹底的改動。3.3、本設(shè)計中軟硬件平臺和fpga器件選擇3.2.1、軟件平臺本設(shè)計中使用xilinx公司的fpga產(chǎn)品，其中軟件平臺采用xilinx公司的xilinx -ise11.1編寫和調(diào)試fpga的vhdl程序。用modelism6.2進行vhdl程序的仿真。同時由于xilinx -ise11.1仿真

52、時較為復(fù)雜，在一些簡單的程序塊開發(fā)時采用quartusii進行調(diào)試和仿真，當(dāng)驗證通過后再移植到xilinx -ise11.1中。3.2.2、硬件平臺在硬件方面xilinx的主流fpga分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如virtex系列。由于virtex系列的fpga芯片價格較高，基于成本的原因我們在這里選擇spartan系列的fpga芯片。又由于合并單元在電力系統(tǒng)的測量，保護和錄波等二次設(shè)備中占有非常重要的地位可以說是這些裝置的眼睛，需要非?？焖俸蜏?zhǔn)確的接收來自電壓電流互感

53、器的數(shù)據(jù)并經(jīng)過處理后并發(fā)送給二次設(shè)備。因此就要求合并單元中用到的fpga芯片具有較高的運行速度和較高的可靠性，所以我們選擇使用spartan系列最新的面向高速串行通訊功能的spartan-6 lxt fpga芯片。3.3本章小結(jié)在這一章中，首先根據(jù)iec標(biāo)準(zhǔn)中的規(guī)定又結(jié)合實際情況分析了合并單元應(yīng)具有那些功能模塊以及每個功能模塊需要完成的任務(wù)，然后又分析了本設(shè)計中利用fpga 實現(xiàn)合并單元時有哪些優(yōu)點，并對實現(xiàn)合并單元時所用的軟件和fpga芯片進行了選擇和說明第四章、合并單元各功能的具體實現(xiàn)4.1、同步模塊合并單元的同步包括兩部分：第一保證合并單元對各路電壓電流a/d采集數(shù)據(jù)時同步；第二保證變電

54、站內(nèi)的合并單元或者進行差動保護的兩個合并單元采樣時的同步。4.1.1、同步功能的分析圖4.1為一個合并單元在保證對各路互感器采集數(shù)據(jù)時同步的過程，圖中合并單元在收到外部同步時鐘輸人信號gps秒脈沖后，給各路a/d發(fā)送同步采樣信號。圖4.1、合并單元采集數(shù)據(jù)時的同步合并單元的同步對于差動保護而言非常重要，圖4.2為多個合并單元實現(xiàn)同步的過程，圖中只畫出了一路a/d與合并單元(mu)的連接，實際情況應(yīng)是多路，圖中兩個合并單元使用相同的同步信號gps秒脈沖， 然后產(chǎn)生同步信號a和同步信號b，由于這兩個同步信號產(chǎn)生自同一個秒脈沖，所以同步信號2a和同步信號2b應(yīng)能夠保持足夠的同步精度，這樣就可以保證兩個合并單元所采集到的電壓電流來自同一個時刻。對于不同應(yīng)用情況下電流、電壓同步采樣的精度，標(biāo)準(zhǔn)中有明確要求，例如對于計量，同步精度是1us 一般的