3235095294哈工大數(shù)電實(shí)驗(yàn)報(bào)告

1、harbin institute of technology數(shù)字邏輯電路與系統(tǒng)課程名稱： 數(shù)字邏輯電路與系統(tǒng) 院 系： 電子與信息工程學(xué)院 班 級(jí)： 哈爾濱工業(yè)大學(xué)2014年11月實(shí)驗(yàn)二時(shí)序邏輯電路的設(shè)計(jì)與仿真3.1 實(shí)驗(yàn)要求本實(shí)驗(yàn)練習(xí)在 maxplus ii 環(huán)境下時(shí)序邏輯電路的設(shè)計(jì)與仿真，共包括6 個(gè)子實(shí)驗(yàn)，要求如下：3.2 同步計(jì)數(shù)器實(shí)驗(yàn)3.2.1 實(shí)驗(yàn)?zāi)康?. 練習(xí)使用計(jì)數(shù)器設(shè)計(jì)簡(jiǎn)單的時(shí)序電路2. 熟悉用maxplus ii 仿真時(shí)序電路的方法3.2.2 實(shí)驗(yàn)預(yù)習(xí)要求1. 預(yù)習(xí)教材6-3 計(jì)數(shù)器2. 了解本次實(shí)驗(yàn)的目的、電路設(shè)計(jì)要求3.2.3 實(shí)驗(yàn)原理計(jì)數(shù)器是最基本、最常用的時(shí)序邏輯電

2、路之一，有很多品種。按計(jì)數(shù)后的輸出數(shù)碼來(lái)分，有二進(jìn)制及bcd 碼等區(qū)別；按計(jì)數(shù)操作是否有公共外時(shí)鐘控制來(lái)分，可分為異步及同步兩類；此外，還有計(jì)數(shù)器的初始狀態(tài)可否預(yù)置，計(jì)數(shù)長(zhǎng)度（模）可否改變，以及可否雙向等區(qū)別。本實(shí)驗(yàn)用集成同步4 位二進(jìn)制加法計(jì)數(shù)器74ls161 設(shè)計(jì)n 分頻電路，使輸出信號(hào)cpo 的頻率為輸入時(shí)鐘信號(hào)cp 頻率的1/n，其中n=(01mod+8=9。9分頻電路。下表為74ls161 的功能表。3.2.4 實(shí)驗(yàn)步驟1. 打開maxplus ii, 新建一個(gè)原理圖文件，命名為exp3_2.gdf。2. 按照實(shí)驗(yàn)要求設(shè)計(jì)電路，將電路原理圖填入下表。9分頻電路。3. 新建一個(gè)波形仿真

3、文件，命名為exp3_2.scf，加入時(shí)鐘輸入信號(hào)cp 及輸出信號(hào)cpo，并點(diǎn)擊maxplus ii 左側(cè)工具條上的時(shí)鐘按鈕，將cp 的波形設(shè)置為周期性方波。4. 運(yùn)行仿真器得到輸出信號(hào)cpo 的波形，將完整的仿真波形圖（包括全部輸入輸出信號(hào)）附于下表。3.3 時(shí)序電路分析實(shí)驗(yàn)3.3.1 實(shí)驗(yàn)?zāi)康木毩?xí)用 maxplus ii 進(jìn)行時(shí)序邏輯電路的分析。3.3.2 實(shí)驗(yàn)預(yù)習(xí)要求1. 預(yù)習(xí)教材6-3-1 異步二進(jìn)制計(jì)數(shù)器2. 了解本次實(shí)驗(yàn)的目的、電路分析要求3.3.3 實(shí)驗(yàn)原理分析如下時(shí)序電路的功能，并判斷給出的波形圖是否正確。3.3.4 實(shí)驗(yàn)步驟1. 打開maxplus ii, 新建一個(gè)原理圖文件

4、，命名為exp3_3.gdf。2. 將給出的電路圖輸入maxplus ii 的原理圖中，其中jk 觸發(fā)器在maxplusii 中的符號(hào)位jkff。3. 新建一個(gè)波形仿真文件，命名為exp3_3.scf，加入所有輸入輸出信號(hào)，并按照給出的波形圖繪制輸入信號(hào) cp、rd的波形。4. 運(yùn)行仿真器得到輸出信號(hào)0 1 2 q ,q ,q 的波形，將完整的仿真波形圖（包括全部輸入輸出信號(hào)）附于下表。5. 對(duì)比實(shí)驗(yàn)原理中給出的波形與maxplus ii 仿真得出的波形，指出兩者的異同，并分析原因。分析原因：計(jì)數(shù)器由4（100）狀態(tài)跳變?yōu)?（101），由于5過(guò)程很短，立刻跳變?yōu)?（000）狀態(tài)，q0輸出端由1

5、跳變?yōu)?，是q1由0跳變?yōu)?，成為2（010）狀態(tài)，形成2，3，4模3分頻器。3（011）變?yōu)?（100），3個(gè)輸出同時(shí)翻轉(zhuǎn)產(chǎn)生較大延遲，出現(xiàn)圖中現(xiàn)象。3.4 移位寄存器實(shí)驗(yàn)3.4.1 實(shí)驗(yàn)?zāi)康木毩?xí)使用移位寄存器設(shè)計(jì)簡(jiǎn)單的時(shí)序電路。3.4.2 實(shí)驗(yàn)預(yù)習(xí)要求1. 預(yù)習(xí)教材6-4 移位寄存器2. 了解本次實(shí)驗(yàn)的目的、電路設(shè)計(jì)要求3.4.3 實(shí)驗(yàn)原理數(shù)據(jù)的移位寄存是一種常見的算數(shù)和邏輯動(dòng)作，例如在進(jìn)行算數(shù)的乘法或除法過(guò)程中，就需要將部分積進(jìn)行先移位，再相加或相減的操作。移位寄存器從結(jié)構(gòu)上看，是將若干個(gè)觸發(fā)器級(jí)聯(lián)起來(lái)，按數(shù)據(jù)輸入方式來(lái)分，有串行和并行兩種，而移位方向則有左移和右移之區(qū)別，同時(shí)數(shù)據(jù)輸出也

6、有并出和串出之分。請(qǐng)用4 位雙向通用移存器74ls194 設(shè)計(jì)一個(gè)序列檢測(cè)器，功能為：在時(shí)鐘cp 的驅(qū)動(dòng)下，數(shù)據(jù)輸入端d 每個(gè)時(shí)鐘周期輸入1 bit 二進(jìn)制數(shù)，形成一個(gè)二進(jìn)制序列，當(dāng)序列中出現(xiàn)1011時(shí)，輸出端f 輸出一個(gè)時(shí)鐘周期的高電平，否則為低電平。3.4.4 實(shí)驗(yàn)步驟1. 打開maxplus ii, 新建一個(gè)原理圖文件，命名為exp3_4.gdf。2. 按照實(shí)驗(yàn)要求設(shè)計(jì)電路，將電路原理圖填入下表。3.建一個(gè)波形仿真文件，命名為exp3_4.scf，加入所有輸入輸出信號(hào)，并繪 31 制輸入信號(hào)cp、d 的波形。4. 運(yùn)行仿真器得到輸出信號(hào)f 的波形，將完整的仿真波形圖（包括全部輸入輸出信號(hào)

7、）附于下表。3.5.2 實(shí)驗(yàn)預(yù)習(xí)要求1. 預(yù)習(xí)教材第五章 觸發(fā)器2. 了解本次實(shí)驗(yàn)的目的、電路設(shè)計(jì)要求3.5.3 實(shí)驗(yàn)原理設(shè)計(jì)一個(gè)如下圖所示的搶答器。 其中a、b、c 為三個(gè)搶答按鍵，st 為起始信號(hào)，x、y、z 分別為a、b、c 對(duì)應(yīng)的輸出。在st 的一個(gè)負(fù)脈沖后，abc 中最先按下（由0變?yōu)?）的按鍵對(duì)應(yīng)的輸出端變?yōu)橛行Вㄓ?變?yōu)?），其它輸出端不變。3.5.4 實(shí)驗(yàn)步驟1. 打開maxplus ii, 新建一個(gè)原理圖文件，命名為exp3_5.gdf。2. 按照實(shí)驗(yàn)要求設(shè)計(jì)電路，將電路原理圖填入下表。3. 新建一個(gè)波形仿真文件，命名為exp3_5.scf，加入所有輸入輸出信號(hào)，并繪制輸入信號(hào)st、a、b、c 的波形。4. 運(yùn)行仿真器得到輸出信號(hào)x、y、z 的波形，將完整的仿真波形圖