微機(jī)原理第5章期末復(fù)習(xí)

1、微機(jī)原理第5章期末復(fù)習(xí)1 第第5 5章章 存儲(chǔ)器系統(tǒng) 微機(jī)原理第5章期末復(fù)習(xí)2 主要內(nèi)容： n存儲(chǔ)器系統(tǒng)的概念存儲(chǔ)器系統(tǒng)的概念 n半導(dǎo)體存儲(chǔ)器的分類及其特點(diǎn)半導(dǎo)體存儲(chǔ)器的分類及其特點(diǎn) n半導(dǎo)體存儲(chǔ)芯片的外部特性及其與系統(tǒng)的連接半導(dǎo)體存儲(chǔ)芯片的外部特性及其與系統(tǒng)的連接 n存儲(chǔ)器接口設(shè)計(jì)（存儲(chǔ)器擴(kuò)展技術(shù)）存儲(chǔ)器接口設(shè)計(jì)（存儲(chǔ)器擴(kuò)展技術(shù)） n高速緩存高速緩存 微機(jī)原理第5章期末復(fù)習(xí)3 概 述 主要內(nèi)容：主要內(nèi)容： n存儲(chǔ)器系統(tǒng)及其主要技術(shù)指標(biāo)存儲(chǔ)器系統(tǒng)及其主要技術(shù)指標(biāo) n半導(dǎo)體存儲(chǔ)器的分類及特點(diǎn)半導(dǎo)體存儲(chǔ)器的分類及特點(diǎn) n兩類半導(dǎo)體存儲(chǔ)器的主要區(qū)別兩類半導(dǎo)體存儲(chǔ)器的主要區(qū)別 微機(jī)原理第5章期末復(fù)習(xí)4

2、 一、存儲(chǔ)器系統(tǒng) 微機(jī)原理第5章期末復(fù)習(xí)5 1. 存儲(chǔ)器系統(tǒng)的一般概念 n將兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相同將兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相同 的存儲(chǔ)器用硬件、軟件或軟硬件相結(jié)合的方法的存儲(chǔ)器用硬件、軟件或軟硬件相結(jié)合的方法 連接起來連接起來 n系統(tǒng)的存儲(chǔ)速度接近最快的存儲(chǔ)器，容量接近系統(tǒng)的存儲(chǔ)速度接近最快的存儲(chǔ)器，容量接近 最大的存儲(chǔ)器。最大的存儲(chǔ)器。 構(gòu)成存儲(chǔ)系統(tǒng)。構(gòu)成存儲(chǔ)系統(tǒng)。 微機(jī)原理第5章期末復(fù)習(xí)6 2. 兩種存儲(chǔ)系統(tǒng) n在一般計(jì)算機(jī)中主要有兩種存儲(chǔ)系統(tǒng)：在一般計(jì)算機(jī)中主要有兩種存儲(chǔ)系統(tǒng)： Cache存儲(chǔ)系統(tǒng)存儲(chǔ)系統(tǒng) 主存儲(chǔ)器主存儲(chǔ)器 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器 虛擬存

3、儲(chǔ)系統(tǒng)虛擬存儲(chǔ)系統(tǒng) 主存儲(chǔ)器主存儲(chǔ)器 磁盤存儲(chǔ)器磁盤存儲(chǔ)器 微機(jī)原理第5章期末復(fù)習(xí)7 Cache存儲(chǔ)系統(tǒng) n對(duì)程序員是透明的對(duì)程序員是透明的 n目標(biāo)：目標(biāo)： n提高存儲(chǔ)速度提高存儲(chǔ)速度 Cache 主存儲(chǔ)器主存儲(chǔ)器 微機(jī)原理第5章期末復(fù)習(xí)8 虛擬存儲(chǔ)系統(tǒng) n對(duì)應(yīng)用程序員是透明的。對(duì)應(yīng)用程序員是透明的。 n目標(biāo)：目標(biāo)： n擴(kuò)大存儲(chǔ)容量擴(kuò)大存儲(chǔ)容量 主存儲(chǔ)器主存儲(chǔ)器 磁盤存儲(chǔ)器磁盤存儲(chǔ)器 微機(jī)原理第5章期末復(fù)習(xí)9 3. 主要性能指標(biāo) n存儲(chǔ)容量存儲(chǔ)容量（S S）（字節(jié)、千字節(jié)、兆字節(jié)等）（字節(jié)、千字節(jié)、兆字節(jié)等） n存取時(shí)間存取時(shí)間（T T）（與系統(tǒng)命中率有關(guān)）（與系統(tǒng)命中率有關(guān)） n命中率（命中

4、率（H H） nT=HT=H* *T T1 1+ +（1-H1-H）* *T T2 2 n單位容量?jī)r(jià)格（單位容量?jī)r(jià)格（C C） n訪問效率（訪問效率（e e） 微機(jī)原理第5章期末復(fù)習(xí)10 4. 微機(jī)中的存儲(chǔ)器 通用寄存器組及通用寄存器組及 指令、數(shù)據(jù)緩沖棧指令、數(shù)據(jù)緩沖棧 高速緩存高速緩存 主存儲(chǔ)器主存儲(chǔ)器 聯(lián)機(jī)外存儲(chǔ)器聯(lián)機(jī)外存儲(chǔ)器 脫機(jī)外存儲(chǔ)器脫機(jī)外存儲(chǔ)器 片內(nèi)存儲(chǔ)部件片內(nèi)存儲(chǔ)部件 內(nèi)存儲(chǔ)部件內(nèi)存儲(chǔ)部件 外存儲(chǔ)部件外存儲(chǔ)部件 微機(jī)原理第5章期末復(fù)習(xí)11 二、半導(dǎo)體存儲(chǔ)器 微機(jī)原理第5章期末復(fù)習(xí)12 1. 半導(dǎo)體存儲(chǔ)器 n半導(dǎo)體存儲(chǔ)器由能夠表示二進(jìn)制數(shù)半導(dǎo)體存儲(chǔ)器由能夠表示二進(jìn)制數(shù)“0”和和“

5、1” 的、具有記憶功能的半導(dǎo)體器件組成。的、具有記憶功能的半導(dǎo)體器件組成。 n能存放一位二進(jìn)制數(shù)的半導(dǎo)體器件稱為一個(gè)存能存放一位二進(jìn)制數(shù)的半導(dǎo)體器件稱為一個(gè)存 儲(chǔ)元。儲(chǔ)元。 n若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。 微機(jī)原理第5章期末復(fù)習(xí)13 2. 半導(dǎo)體存儲(chǔ)器的分類 n內(nèi)存儲(chǔ)器內(nèi)存儲(chǔ)器 隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（RAM） 只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM） 微機(jī)原理第5章期末復(fù)習(xí)14 隨機(jī)存取存儲(chǔ)器（RAM） nRAM 靜態(tài)存儲(chǔ)器（靜態(tài)存儲(chǔ)器（SRAM） 動(dòng)態(tài)存儲(chǔ)器（動(dòng)態(tài)存儲(chǔ)器（DRAM） 微機(jī)原理第5章期末復(fù)習(xí)15 只讀存儲(chǔ)器（ROM） n只讀存儲(chǔ)器只讀存儲(chǔ)器 掩模掩

6、模ROM 一次性可寫一次性可寫ROM EPROM EEPROM 微機(jī)原理第5章期末復(fù)習(xí)16 3. 主要技術(shù)指標(biāo) n存儲(chǔ)容量存儲(chǔ)容量 n存儲(chǔ)單元個(gè)數(shù)存儲(chǔ)單元個(gè)數(shù)每單元的二進(jìn)制數(shù)位數(shù)每單元的二進(jìn)制數(shù)位數(shù) n存取時(shí)間存取時(shí)間 n實(shí)現(xiàn)一次讀實(shí)現(xiàn)一次讀/ /寫所需要的時(shí)間寫所需要的時(shí)間 n存取周期存取周期 n連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小 時(shí)間時(shí)間 n可靠性可靠性 n功耗功耗 微機(jī)原理第5章期末復(fù)習(xí)17 隨機(jī)存取存儲(chǔ)器 掌握：掌握： nSRAM與與DRAM的主要特點(diǎn)的主要特點(diǎn) n幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接 n

7、存儲(chǔ)器擴(kuò)展技術(shù)存儲(chǔ)器擴(kuò)展技術(shù) 微機(jī)原理第5章期末復(fù)習(xí)18 一、靜態(tài)存儲(chǔ)器SRAM 微機(jī)原理第5章期末復(fù)習(xí)19 1. SRAM的特點(diǎn) n存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)定。存儲(chǔ)元由雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)定。 p196 微機(jī)原理第5章期末復(fù)習(xí)20 2. 典型SRAM芯片 掌握：掌握： n主要引腳功能主要引腳功能 n工作時(shí)序工作時(shí)序 n與系統(tǒng)的連接使用與系統(tǒng)的連接使用 微機(jī)原理第5章期末復(fù)習(xí)21 典型SRAM芯片 SRAM6264： n容量：容量：8K X 8b n外部引線圖外部引線圖 微機(jī)原理第5章期末復(fù)習(xí)22 6264芯片的主要引線 n地址線：地址線：A0-A12； n數(shù)據(jù)線：數(shù)據(jù)線：D0-D

8、7； n輸出允許信號(hào)：輸出允許信號(hào)：OE； n寫允許信號(hào)：寫允許信號(hào)：WE； n選片信號(hào)：選片信號(hào)：CS1，CS2。 微機(jī)原理第5章期末復(fù)習(xí)23 6264的工作過程 n讀操作讀操作 n寫操作寫操作 工作時(shí)序工作時(shí)序 微機(jī)原理第5章期末復(fù)習(xí)24 3. 8088總線信號(hào) 8 8 0 0 8 8 8 8 總總 線線 A19-A0 A15-A0 MEMR、MEMW IOR、IOW 存儲(chǔ)器存儲(chǔ)器 輸入輸入/輸出輸出 RD、WR 微機(jī)原理第5章期末復(fù)習(xí)25 4. 6264芯片與系統(tǒng)的連接 D0D7 A0 A12 WE OE CS1 CS2 A0 A12 MEMW MEMR 譯碼譯碼 電路電路 高位地高位地

9、 址信號(hào)址信號(hào) D0D7 SRAM 62648088總線總線 +5V 微機(jī)原理第5章期末復(fù)習(xí)26 5. 存儲(chǔ)器編址 00 11 00 00 1111 00 00 01 01 10 10 低位地址（片內(nèi)地址）低位地址（片內(nèi)地址） 高位地址（選片地址）高位地址（選片地址） 微機(jī)原理第5章期末復(fù)習(xí)27 存儲(chǔ)器地址 片選地址片選地址片內(nèi)地址片內(nèi)地址 高位地址高位地址低位地址低位地址 內(nèi)存地址內(nèi)存地址 微機(jī)原理第5章期末復(fù)習(xí)28 6264芯片的編址 片首地址片首地址 A19A12A0 A19A12A0 0 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X X X X X X X X

10、X 1 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址 微機(jī)原理第5章期末復(fù)習(xí)29 存儲(chǔ)器編址 00 11 00 00 1111 00 00 01 01 10 10 CS 0 0 譯譯 碼碼 器器 1 CS 微機(jī)原理第5章期末復(fù)習(xí)30 6. 譯碼電路 n將輸入的一組高位地址信號(hào)通過變換，產(chǎn)將輸入的一組高位地址信號(hào)通過變換，產(chǎn) 生一個(gè)有效的輸出信號(hào)，用于選中某一個(gè)生一個(gè)有效的輸出信號(hào)，用于選中某一個(gè) 存儲(chǔ)器芯片，從而確定了該存儲(chǔ)器芯片在存儲(chǔ)器芯片，從而確定了該存儲(chǔ)器芯片在 內(nèi)存中的地址范圍。內(nèi)存中的地址范圍。 n將輸入的一組二進(jìn)制編碼變換為一個(gè)特定將輸入的一組二進(jìn)制編碼變換為一個(gè)

11、特定 的輸出信號(hào)。的輸出信號(hào)。 微機(jī)原理第5章期末復(fù)習(xí)31 譯碼方式 n全地址譯碼全地址譯碼 n部分地址譯碼部分地址譯碼 微機(jī)原理第5章期末復(fù)習(xí)32 全地址譯碼 n用全部的高位地址信號(hào)作為譯碼信號(hào)，使用全部的高位地址信號(hào)作為譯碼信號(hào)，使 得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)唯得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)唯 一的內(nèi)存地址。一的內(nèi)存地址。 微機(jī)原理第5章期末復(fù)習(xí)33 全地址譯碼例 A19 A18 A17 A16 A15 A14 A13 & 1 CS1 1 SRAM 6264 CS2 +5V 0 1 1 1 1 0 0 0 微機(jī)原理第5章期末復(fù)習(xí)34 6264芯片全地址譯碼例 片首地址片首地址

12、A19A12A0 A19A12A0 0 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 0 1 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址 該該6264芯片的地址范圍芯片的地址范圍 = F0000HF1FFFH 微機(jī)原理第5章期末復(fù)習(xí)35 全地址譯碼例 n若已知某若已知某SRAM 6264芯片在內(nèi)存中的地址為：芯片在內(nèi)存中的地址為： 3E000H3FFFFH n試畫出將該芯片連接到系統(tǒng)的譯碼電路。試畫出將該芯片連接到系統(tǒng)的譯碼電路。 微機(jī)原理第5章期末復(fù)習(xí)36 全地址譯碼例 n設(shè)計(jì)步驟：設(shè)計(jì)步驟： n寫出地址范圍的二進(jìn)制表示；

13、寫出地址范圍的二進(jìn)制表示； n確定各高位地址狀態(tài)；確定各高位地址狀態(tài)； n設(shè)計(jì)譯碼器。設(shè)計(jì)譯碼器。 片首地址片首地址 A19A12A0 A19A12A0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 1 0 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地址片尾地址 微機(jī)原理第5章期末復(fù)習(xí)37 全地址譯碼例 A19 A18 A17 A16 A15 A14 A13 & 1 CS1 高位地址：高位地址： SRAM 6264 CS2 +5V 0 0 1 1 1 1 1 0 微機(jī)原理第5章期末復(fù)習(xí)38 部分地址譯碼 n用部分高位地址信號(hào)（而不是

14、全部）作為譯碼用部分高位地址信號(hào)（而不是全部）作為譯碼 信號(hào)，使得被選中存儲(chǔ)器芯片占有幾組不同信號(hào)，使得被選中存儲(chǔ)器芯片占有幾組不同 的地址范圍。的地址范圍。 微機(jī)原理第5章期末復(fù)習(xí)39 部分地址譯碼例 兩組地址：兩組地址： F0000H F1FFFH B0000H B1FFFH A19 A17 A16 A15 A14 A13 & 1 6264 CS1 1 1 1 0 0 0 高位地址：高位地址： 1110001011000，1111000 微機(jī)原理第5章期末復(fù)習(xí)40 應(yīng)用舉例 n將將SRAM 6264芯片與系統(tǒng)連接，使其芯片與系統(tǒng)連接，使其 地址范圍為：地址范圍為：38000H39FFFH。

15、 n使用使用74LS138譯碼器構(gòu)成譯碼電路。譯碼器構(gòu)成譯碼電路。 微機(jī)原理第5章期末復(fù)習(xí)41 存儲(chǔ)器芯片與系統(tǒng)連接例 n由題知地址范圍：由題知地址范圍： 0 0 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 1 高位地址高位地址 A19 A12A0 微機(jī)原理第5章期末復(fù)習(xí)42 應(yīng)用舉例 D0D7 A0 A12 WE OE CS1 CS2 A0 A12 MEMW MEMR D0D7 A19 G1 G2A G2B C B A & & A18 A14 A13 A17 A16 A15 VCC Y0 微機(jī)原理第5章期末復(fù)習(xí)43 二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM 微機(jī)原理第5章期末復(fù)習(xí)44 1.

16、 DRAM的特點(diǎn) n存儲(chǔ)元主要由電容構(gòu)成；存儲(chǔ)元主要由電容構(gòu)成； n主要特點(diǎn)：主要特點(diǎn)： n需要定時(shí)刷新。需要定時(shí)刷新。 微機(jī)原理第5章期末復(fù)習(xí)45 2. 典型DRAM芯片2164A n2164A：64K1bit n采用行地址和列地址來確定一個(gè)單元；采用行地址和列地址來確定一個(gè)單元； n行列地址分時(shí)傳送，行列地址分時(shí)傳送， 共用一組地址信號(hào)線；共用一組地址信號(hào)線； n地址信號(hào)線的數(shù)量?jī)H地址信號(hào)線的數(shù)量?jī)H 為同等容量為同等容量SRAM芯芯 片的一半。片的一半。 微機(jī)原理第5章期末復(fù)習(xí)46 主要引線 n 行地址選通信號(hào)。用于鎖存行地址；行地址選通信號(hào)。用于鎖存行地址； n 列地址選通信號(hào)。列地址選

17、通信號(hào)。 n地址總線上先送上行地址，后送上列地址，它們地址總線上先送上行地址，后送上列地址，它們 分別在分別在#RAS和和#CAS有效期間被鎖存在鎖存器中。有效期間被鎖存在鎖存器中。 nDIN： 數(shù)據(jù)輸入數(shù)據(jù)輸入 nDOUT：數(shù)據(jù)輸出數(shù)據(jù)輸出 WE=0 WE=1 n WE：寫允許信號(hào)寫允許信號(hào) RAS： CAS： 數(shù)據(jù)寫入數(shù)據(jù)寫入 數(shù)據(jù)讀出數(shù)據(jù)讀出 微機(jī)原理第5章期末復(fù)習(xí)47 工作原理 n數(shù)據(jù)讀出數(shù)據(jù)讀出 n數(shù)據(jù)寫入數(shù)據(jù)寫入 n刷新刷新 工作時(shí)序工作時(shí)序 微機(jī)原理第5章期末復(fù)習(xí)48 刷新 n將存放于每位中的信息讀出再照原樣寫將存放于每位中的信息讀出再照原樣寫 入原單元的過程入原單元的過程-刷新

18、刷新 刷新時(shí)序刷新時(shí)序 微機(jī)原理第5章期末復(fù)習(xí)49 3. 2164A在系統(tǒng)中的連接 與系統(tǒng)連接圖與系統(tǒng)連接圖 微機(jī)原理第5章期末復(fù)習(xí)50 2164A在系統(tǒng)中的連接 nDRAM 2164A與系統(tǒng)連接的幾點(diǎn)說明：與系統(tǒng)連接的幾點(diǎn)說明： n芯片上的每個(gè)單元中只存放芯片上的每個(gè)單元中只存放1位二進(jìn)制碼，每字節(jié)數(shù)據(jù)分別存位二進(jìn)制碼，每字節(jié)數(shù)據(jù)分別存 放在放在8片芯片中；片芯片中； n系統(tǒng)的每一次訪存操作需同時(shí)訪問系統(tǒng)的每一次訪存操作需同時(shí)訪問8片片2164A芯片，該芯片，該8片芯片芯 片必須具有完全相同的地址；片必須具有完全相同的地址； n芯片的地址選擇是按行、列分時(shí)傳送，由系統(tǒng)的低芯片的地址選擇是按行

19、、列分時(shí)傳送，由系統(tǒng)的低8位送出行位送出行 地址，高地址，高8位送出列地址。位送出列地址。 n結(jié)論：結(jié)論： n每每8片片2164A構(gòu)成一個(gè)存儲(chǔ)體（單獨(dú)一片則無意義）；構(gòu)成一個(gè)存儲(chǔ)體（單獨(dú)一片則無意義）； n每個(gè)存儲(chǔ)體內(nèi)的所有芯片具有相同的地址（片內(nèi)地址），應(yīng)每個(gè)存儲(chǔ)體內(nèi)的所有芯片具有相同的地址（片內(nèi)地址），應(yīng) 同時(shí)被選中，僅有數(shù)據(jù)信號(hào)由各片分別引出。同時(shí)被選中，僅有數(shù)據(jù)信號(hào)由各片分別引出。 微機(jī)原理第5章期末復(fù)習(xí) 三、存儲(chǔ)器擴(kuò)展技術(shù) （內(nèi)存儲(chǔ)器設(shè)計(jì)）（內(nèi)存儲(chǔ)器設(shè)計(jì)） 微機(jī)原理第5章期末復(fù)習(xí)52 1. 存儲(chǔ)器擴(kuò)展 n用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間；用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間； n

20、各存儲(chǔ)器芯片在整個(gè)內(nèi)存中占據(jù)不同的地址范各存儲(chǔ)器芯片在整個(gè)內(nèi)存中占據(jù)不同的地址范 圍；圍； n任一時(shí)刻僅有一片（或一組）被選中。任一時(shí)刻僅有一片（或一組）被選中。 n存儲(chǔ)器芯片的存儲(chǔ)容量等于：存儲(chǔ)器芯片的存儲(chǔ)容量等于： 單元數(shù)單元數(shù)每單元的位數(shù)每單元的位數(shù) 字節(jié)數(shù)字節(jié)數(shù)字長(zhǎng)字長(zhǎng) 擴(kuò)展擴(kuò)展 單元單元擴(kuò)展擴(kuò)展 字長(zhǎng)字長(zhǎng) 微機(jī)原理第5章期末復(fù)習(xí)53 2. 存儲(chǔ)器擴(kuò)展方法 n位擴(kuò)展位擴(kuò)展 n字?jǐn)U展字?jǐn)U展 n字位擴(kuò)展字位擴(kuò)展 擴(kuò)展字長(zhǎng)擴(kuò)展字長(zhǎng) 擴(kuò)展單元數(shù)擴(kuò)展單元數(shù) 既擴(kuò)展字長(zhǎng)也擴(kuò)展單元數(shù)既擴(kuò)展字長(zhǎng)也擴(kuò)展單元數(shù) 微機(jī)原理第5章期末復(fù)習(xí)54 位擴(kuò)展 n構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于內(nèi)存單元構(gòu)成內(nèi)存的存儲(chǔ)器芯

21、片的字長(zhǎng)小于內(nèi)存單元 的字長(zhǎng)時(shí)的字長(zhǎng)時(shí)需進(jìn)行位擴(kuò)展。需進(jìn)行位擴(kuò)展。 n位擴(kuò)展：每單元字長(zhǎng)的擴(kuò)展。位擴(kuò)展：每單元字長(zhǎng)的擴(kuò)展。 微機(jī)原理第5章期末復(fù)習(xí)55 位擴(kuò)展例 n用用8片片2164A芯片構(gòu)成芯片構(gòu)成64KB存儲(chǔ)器。存儲(chǔ)器。 LS158 A0A7A8A15 2164A2164A2164A DB AB D0D1D7 0000H FFFFH . 微機(jī)原理第5章期末復(fù)習(xí)56 位擴(kuò)展方法： n將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分 別引出。別引出。 n位擴(kuò)展特點(diǎn)：位擴(kuò)展特點(diǎn)： n存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。 微機(jī)原理第5章期末復(fù)習(xí)57

22、字?jǐn)U展 n地址空間的擴(kuò)展地址空間的擴(kuò)展 n芯片每個(gè)單元中的字長(zhǎng)滿足，但單元數(shù)不滿足。芯片每個(gè)單元中的字長(zhǎng)滿足，但單元數(shù)不滿足。 n擴(kuò)展原則：擴(kuò)展原則： n每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)。每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)。 n片選端分別引出，以使每個(gè)芯片有不同的地址范圍。片選端分別引出，以使每個(gè)芯片有不同的地址范圍。 微機(jī)原理第5章期末復(fù)習(xí)58 A0A10 DB AB D0D7 A0A10 R/W CS 2K8 D0D7 A0A10 2K8 D0D7 D0D7 A0A10 CS 譯譯 碼碼 器器 Y0 Y1 高高 位位 地地 址址 R/W 字?jǐn)U展示意圖 微機(jī)原理第5章期末復(fù)習(xí)59 字?jǐn)U

23、展例 n用兩片用兩片64K8位的位的SRAM芯片構(gòu)成容量為芯片構(gòu)成容量為 128KB的存儲(chǔ)器的存儲(chǔ)器 n兩芯片的地址范圍分別為：兩芯片的地址范圍分別為： n20000H2FFFFH n30000H3FFFFH 微機(jī)原理第5章期末復(fù)習(xí)60 字?jǐn)U展例 G1 G2A G2B C B A Y2 Y3 & MEMR MEMW A19 A18 A17 A16 74LS138 高位地址：高位地址： n 芯片芯片1： 0 0 1 0 n 芯片芯片2： 0 0 1 1 A19 A18 A17 A16 芯片芯片1 芯片芯片2 微機(jī)原理第5章期末復(fù)習(xí)61 字位擴(kuò)展 n設(shè)計(jì)過程：設(shè)計(jì)過程： n根據(jù)內(nèi)存容量及芯片容量確

24、定所需存儲(chǔ)芯片數(shù)；根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯片數(shù)； n進(jìn)行位擴(kuò)展以滿足字長(zhǎng)要求；進(jìn)行位擴(kuò)展以滿足字長(zhǎng)要求； n進(jìn)行字?jǐn)U展以滿足容量要求。進(jìn)行字?jǐn)U展以滿足容量要求。 n若已有存儲(chǔ)芯片的容量為若已有存儲(chǔ)芯片的容量為L(zhǎng) LK K，要構(gòu)成容量為要構(gòu)成容量為M M N N的存的存 儲(chǔ)器，需要的芯片數(shù)為：儲(chǔ)器，需要的芯片數(shù)為： （M / L） （N / K） 微機(jī)原理第5章期末復(fù)習(xí)62 字位擴(kuò)展例 n用用32Kb芯片構(gòu)成芯片構(gòu)成256KB的內(nèi)存。的內(nèi)存。 微機(jī)原理第5章期末復(fù)習(xí)63 只讀存儲(chǔ)器（ROMROM） nEPROM nEEPROM （紫外線擦除）紫外線擦除） （電擦除）電擦除） 微機(jī)原理

25、第5章期末復(fù)習(xí)64 一、EPROM 微機(jī)原理第5章期末復(fù)習(xí)65 1. 特點(diǎn) n可多次編程寫入；可多次編程寫入； n掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失； n內(nèi)容的擦除需用紫外線擦除器。內(nèi)容的擦除需用紫外線擦除器。 微機(jī)原理第5章期末復(fù)習(xí)66 2. EPROM 2764 n8K8bit芯片芯片 n地址信號(hào)：地址信號(hào)：A0 A12 n數(shù)據(jù)信號(hào)：數(shù)據(jù)信號(hào)：D0 D7 n輸出信號(hào)：輸出信號(hào)：OE n片選信號(hào)：片選信號(hào)：CE n編程脈沖輸入：編程脈沖輸入：PGM n其引腳與其引腳與SRAM 6264完全兼容完全兼容. 微機(jī)原理第5章期末復(fù)習(xí)67 2764的工作方式 數(shù)據(jù)讀出數(shù)據(jù)讀出 編程寫入編程寫入 擦除

26、擦除 標(biāo)準(zhǔn)編程方式標(biāo)準(zhǔn)編程方式 快速編程方式快速編程方式 編程寫入：編程寫入： 每出現(xiàn)一個(gè)編程負(fù)脈沖就寫入一個(gè)字節(jié)數(shù)據(jù)每出現(xiàn)一個(gè)編程負(fù)脈沖就寫入一個(gè)字節(jié)數(shù)據(jù) 微機(jī)原理第5章期末復(fù)習(xí)68 二、二、EEPROM 微機(jī)原理第5章期末復(fù)習(xí)69 1. 特點(diǎn) n可在線編程寫入；可在線編程寫入； n掉電后內(nèi)容不丟失；掉電后內(nèi)容不丟失； n電可擦除。電可擦除。 微機(jī)原理第5章期末復(fù)習(xí)70 2. 典型EEPROM芯片98C64A n8K8bit芯片；芯片； n13根地址線（根地址線（A0 A12）； n8位數(shù)據(jù)線（位數(shù)據(jù)線（D0 D7）；）； n輸出允許信號(hào)（輸出允許信號(hào)（OE）；）； n寫允許信號(hào)（寫允許信號(hào)

27、（WE）；）； n選片信號(hào)（選片信號(hào)（CE）；）； n狀態(tài)輸出端（狀態(tài)輸出端（READY / BUSY）。 微機(jī)原理第5章期末復(fù)習(xí)71 3. 工作方式 n數(shù)據(jù)讀出數(shù)據(jù)讀出 n編程寫入編程寫入 n擦除擦除 字節(jié)寫入：每一次字節(jié)寫入：每一次BUSY正脈沖寫正脈沖寫 入一個(gè)字節(jié)入一個(gè)字節(jié) 自動(dòng)頁(yè)寫入：每一次自動(dòng)頁(yè)寫入：每一次BUSY正脈沖寫正脈沖寫 入一頁(yè)（入一頁(yè)（1 32字節(jié)）字節(jié)） 字節(jié)擦除：一次擦除一個(gè)字節(jié)字節(jié)擦除：一次擦除一個(gè)字節(jié) 片擦除：一次擦除整片片擦除：一次擦除整片 微機(jī)原理第5章期末復(fù)習(xí)72 4. EEPROM的應(yīng)用 n可通過程序?qū)崿F(xiàn)對(duì)芯片的讀寫；可通過程序?qū)崿F(xiàn)對(duì)芯片的讀寫； n僅當(dāng)

28、僅當(dāng)READY / BUSY=1時(shí)才能進(jìn)行時(shí)才能進(jìn)行“寫寫” 操作操作 n“寫寫”操作的方法：操作的方法： n根據(jù)參數(shù)定時(shí)寫入根據(jù)參數(shù)定時(shí)寫入 n通過判斷通過判斷READY / BUSY端的狀態(tài)進(jìn)行寫入端的狀態(tài)進(jìn)行寫入 n僅當(dāng)該端為高電平時(shí)才可寫入下一個(gè)字節(jié)。僅當(dāng)該端為高電平時(shí)才可寫入下一個(gè)字節(jié)。 P215例例 微機(jī)原理第5章期末復(fù)習(xí)73 四、閃速EEPROM 特點(diǎn)：特點(diǎn)： n通過向內(nèi)部控制寄存器寫入命令的方法通過向內(nèi)部控制寄存器寫入命令的方法 來控制芯片的工作方式。來控制芯片的工作方式。 微機(jī)原理第5章期末復(fù)習(xí)74 工作方式 數(shù)據(jù)讀出數(shù)據(jù)讀出 編程寫入：編程寫入： 擦擦 除除 讀單元內(nèi)容讀單

29、元內(nèi)容 讀內(nèi)部狀態(tài)寄存器內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容 讀芯片的廠家及器件標(biāo)記讀芯片的廠家及器件標(biāo)記 數(shù)據(jù)寫入，寫軟件保護(hù)數(shù)據(jù)寫入，寫軟件保護(hù) 字節(jié)擦除，塊擦除，片擦除字節(jié)擦除，塊擦除，片擦除 擦除掛起擦除掛起 微機(jī)原理第5章期末復(fù)習(xí)75 高速緩存（Cache)Cache) 了解：了解： nCache的基本概念；的基本概念； n基本工作原理；基本工作原理； n命中率；命中率； nCache的分級(jí)體系結(jié)構(gòu)的分級(jí)體系結(jié)構(gòu) 微機(jī)原理第5章期末復(fù)習(xí)76 Cache的基本概念 n設(shè)置設(shè)置Cache的理由：的理由： nCPU與主存之間在執(zhí)行速度上存在較大差異；與主存之間在執(zhí)行速度上存在較大差異； n高速存儲(chǔ)器芯

30、片的價(jià)格較高；高速存儲(chǔ)器芯片的價(jià)格較高； n設(shè)置設(shè)置Cache的條件：的條件： n程序的局部性原理程序的局部性原理 n時(shí)間局部性：時(shí)間局部性： n最近的訪問項(xiàng)可能在不久的將來再次被訪問最近的訪問項(xiàng)可能在不久的將來再次被訪問 n空間局部性空間局部性： n一個(gè)進(jìn)程所訪問的各項(xiàng)，其地址彼此很接近一個(gè)進(jìn)程所訪問的各項(xiàng)，其地址彼此很接近 微機(jī)原理第5章期末復(fù)習(xí)77 Cache的工作原理 CPU Cache 主主 存存 DB DB DB 命中命中 存在存在 不命中不命中 微機(jī)原理第5章期末復(fù)習(xí)78 Cache的命中率 n訪問內(nèi)存時(shí)，訪問內(nèi)存時(shí)，CPU首先訪問首先訪問Cache，找到則，找到則 “命中命中”

31、，否則為，否則為“不命中不命中”。 n命中率影響系統(tǒng)的平均存取速度。命中率影響系統(tǒng)的平均存取速度。 Cache存儲(chǔ)器系統(tǒng)的平均存取速度存儲(chǔ)器系統(tǒng)的平均存取速度= Cache存取速度命中率存取速度命中率+RAM存取速度不命中率存取速度不命中率 nCache與內(nèi)存的空間比一般為：與內(nèi)存的空間比一般為：1 128 微機(jī)原理第5章期末復(fù)習(xí)79 Cache的讀寫操作 讀操作讀操作 寫操作寫操作 貫穿讀出式貫穿讀出式 旁路讀出式旁路讀出式 寫穿式寫穿式 回寫式回寫式 微機(jī)原理第5章期末復(fù)習(xí)80 貫穿讀出式 CPUCache主主 存存 n CPU CPU對(duì)主存的所有數(shù)據(jù)請(qǐng)求都首先送到對(duì)主存的所有數(shù)據(jù)請(qǐng)求都首先送到CacheCache， 在在CacheCache中查找。中查找。 n 若若命中，切斷命中，切斷CPUCPU對(duì)主存的請(qǐng)求，并將數(shù)據(jù)送出；對(duì)主存的請(qǐng)求，并將數(shù)據(jù)送出； n 如果不命中，則將數(shù)據(jù)請(qǐng)求傳給主存如果不命中，則將數(shù)據(jù)請(qǐng)求傳給主存。 微機(jī)原理第5章期末復(fù)習(xí)81 旁路讀出式 nCPU向向Cache和主存同