基于PLL芯片的FSK調制解調模塊電路設計畢業(yè)設計

1、摘 要作為信道編碼器的fsk調制解調器在現(xiàn)代通信系統(tǒng)中有著重要的地位，而基于pll進行fsk信號的調制解調又有著非常多的優(yōu)點，所以在實際應用中有著很大意義。本文介紹了一種基于鎖相環(huán)的頻移鍵控fsk信號調制解調電路的設計。在信號的收發(fā)兩端均采用鎖相環(huán)芯片cd4046。發(fā)送端采用鎖相環(huán)芯片實現(xiàn)了基帶信號的fsk調制，接收端采用cd4046芯片進行解調，并采用了低通濾波電路和電壓比較器電路恢復出其基帶信號。在本文中同時還介紹了設計和調試的具體過程，思路，選用器件的原因以及所用器件的工作原理和在本次設計過程中實際的應用效果，在本文最后也給出了本次設計的最終調試結果。基帶信號通過以cd4046為核心的調

2、制電路后成功的對基帶信號進行了調制。同時，調制信號通過同樣以cd4046為核心的帶有有源低通濾波電路和電壓比較電路的解調模塊后被成功的解調出來。該電路具有結構簡單，工作可靠，誤碼率低，成本低廉，易于實現(xiàn)等優(yōu)點。通過對該電路的設計，可以加深對數(shù)字頻移鍵控的的調制與解調的理解，同時還可以更加深入的學習了鎖相環(huán)的原理和鎖相環(huán)的應用。關鍵詞：pll；fsk ；鎖相環(huán)；頻移鍵控；調制解調abstractfsk modems,a channel of the encoder, has an important position in modern communication system ，and fsk

3、 demodulation based on the signal for pll have many great advantages, so it has a great practical significance.this paper describes a method of fsk modem.adopting the cheap phase-locked loop chip cd4046 at both the sending end and the receiving end.the low pass filtercircuit and the voltage comperat

4、or circuit are used to recover their baseband signal.this paper also introduces the specific process, ideas of the design and commissioning, the reason of the choosed device,the work principle and actual application effect of the devices used in the design process .at the last of the paper, final te

5、st results is also given .baseband signal go through the modulation circuit whose core is cd4046, we can achieve the success of baseband signals modulation.at the same time, modulation signal go through the module demodulation part with a low pass filter circuit and the voltage comparison circuit ,i

6、t can be demodulated out successfully.this kind of circuit has the advantage of simple structure,cheap cost,being reliable work,low bit error rate and to be easy realizated.by designing the circuit,the better understanding of the digital frequency shift keying modulation and demodulation of the unde

7、rstanding of the way;more indepth study of the principle of phase-locked loop and phase-locked loop applications.key words：pll; fsk; phase-locked loop; frequency-shift keying; modem 畢業(yè)設計（論文）原創(chuàng)性聲明和使用授權說明原創(chuàng)性聲明本人鄭重承諾：所呈交的畢業(yè)設計（論文），是我個人在指導教師的指導下進行的研究工作及取得的成果。盡我所知，除文中特別加以標注和致謝的地方外，不包含其他人或組織已經發(fā)表或公布過的研究成果，也

8、不包含我為獲得 及其它教育機構的學位或學歷而使用過的材料。對本研究提供過幫助和做出過貢獻的個人或集體，均已在文中作了明確的說明并表示了謝意。作 者 簽 名： 日 期： 指導教師簽名： 日期： 使用授權說明本人完全了解 大學關于收集、保存、使用畢業(yè)設計（論文）的規(guī)定，即：按照學校要求提交畢業(yè)設計（論文）的印刷本和電子版本；學校有權保存畢業(yè)設計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務；學?？梢圆捎糜坝　⒖s印、數(shù)字化或其它復制手段保存論文；在不以贏利為目的前提下，學?？梢怨颊撐牡牟糠只蛉績热?。作者簽名： 日 期： 學位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的論文是本人在導師的指導下獨立進行

9、研究所取得的研究成果。除了文中特別加以標注引用的內容外，本論文不包含任何其他個人或集體已經發(fā)表或撰寫的成果作品。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式標明。本人完全意識到本聲明的法律后果由本人承擔。作者簽名： 日期： 年 月 日學位論文版權使用授權書本學位論文作者完全了解學校有關保留、使用學位論文的規(guī)定，同意學校保留并向國家有關部門或機構送交論文的復印件和電子版，允許論文被查閱和借閱。本人授權 大學可以將本學位論文的全部或部分內容編入有關數(shù)據(jù)庫進行檢索，可以采用影印、縮印或掃描等復制手段保存和匯編本學位論文。涉密論文按學校規(guī)定處理。作者簽名：日期： 年 月 日導師簽名： 日

10、期： 年 月 日目 錄第一章 緒 論11.1 鎖相環(huán)及頻移鍵控產生與設計背景11.2 設計目的與意義1第二章 鎖相環(huán)工作原理及fsk調制解調原理32.1 關于鎖相環(huán)32.1.1 鎖相環(huán)的工作原理32.1.2 鎖定狀態(tài)下鎖相環(huán)的數(shù)學模型52.1.3 未鎖定狀態(tài)下的鎖相環(huán)性能62.2 頻移鍵控fsk7第三章 基于pll芯片的fsk調制與解調模塊的設計原理113.1 基于pll芯片的fsk調制模塊設計113.1.1 基于pll芯片的fsk調制模塊原理113.2 基于pll芯片的fsk解調模塊設計123.2.1 基于pll芯片的fsk解調模塊原理12第四章 器件選用及電路原理144.1 cd4046在

11、本次設計中的應用144.1.1 vco模塊154.1.2 鑒相器模塊164.2 電壓比較器模塊184.3 低通濾波器模塊194.4 lm324在本次設計中的應用21第五章 基于pll芯片的fsk信號調制解調模塊的實現(xiàn)235.1 電路設計235.1.1 調制模塊235.1.2 解調模塊235.1.3 電壓比較器模塊245.2 具體數(shù)據(jù)及實現(xiàn)245.3 實際調試過程30第六章 實現(xiàn)過程中的問題及展望316.1 關于鎖定范圍的問題316.1.1 出現(xiàn)的問題316.1.2 解決辦法316.2 關于基帶信號頻率的問題316.3 其他問題32結束語33參考文獻34附 錄 135外文資料36中文翻譯39謝

12、辭41畢業(yè)設計（論文）第一章 緒 論本次畢業(yè)設計設計的是一個基于鎖相環(huán)芯片的2fsk信號的數(shù)字調制解調電路，功能是實現(xiàn)輸入一個數(shù)字信號，經過一個由鎖相環(huán)芯片構成的調制系統(tǒng)，輸出一個2fsk信號，該信號再通過一個由鎖相環(huán)芯片構成的解調系統(tǒng)，輸出原數(shù)字信號。本章將介紹本次設計的設計背景和設計目的及意義。1.1 鎖相環(huán)及頻移鍵控產生與設計背景鎖相環(huán)是線性電路。1965年鎖相環(huán)成為集成電路。第一個鎖相環(huán)是通過分立元件構成的。其中第一個鎖相環(huán)是基于半導體技術的線性器件。它采用一個模擬乘法器作為鑒相器，用有源或者無源rc濾波器作為環(huán)路濾波器，由壓控振蕩器產生輸出信號。1970年，出現(xiàn)了第一個可以使用的數(shù)字

13、鎖相環(huán)。但是只有其中的鑒相器是邏輯電路，用一個異或門網(wǎng)絡或者一個jk觸發(fā)器作為鑒頻器。其他如壓控振蕩器，環(huán)路濾波器還是模擬電路。幾年之后出現(xiàn)了全數(shù)字的鎖相環(huán)，其中所有的模塊均由數(shù)字功能模塊組成，其中不再包含任何無源元件。pll集成環(huán)路在頻率合成，調制解調，電視機彩色副載波提取，遙控系統(tǒng)，fm解碼等很多方面都有應用。為了有效的利用頻帶資源，所以在無線信道和光信息中需要把數(shù)字基帶信號的頻譜調制到一個合適的頻段之后送入相應的信道中再進行傳輸。和模擬信號對正弦波的調制一樣，數(shù)字信號對正弦波的3個參數(shù)振幅，頻率，相位，進行調制被稱為數(shù)字調制。與基帶傳輸系統(tǒng)相對應的，數(shù)字調制系統(tǒng)被稱為頻帶傳輸系統(tǒng)。數(shù)字調

14、制以后的調制波是m進制已編碼的數(shù)字基帶脈沖序列。用數(shù)字信號的離散值作為電鍵來控制載波的振幅或者頻率和相位是其調制過程。其中，控制載波的頻率即為頻移鍵控fsk。1.2 設計目的與意義本次設計的目的是：掌握電子系統(tǒng)的一般設計方法，深入理解基本電路結構，為進一步理解現(xiàn)代電路設計打下基礎，進一步理解2fsk信號調制解調原理，進行實物制作與調試，分析實際與理論的差異。深入理解基本電路結構，為進一步理解現(xiàn)代電路設計打下基礎。作為信道編碼器的fsk調制解調器在現(xiàn)代通信系統(tǒng)中有著重要的地位。例如，計算機通過電話線進行遠程通信時，通常都是借助于fsk調制解調器，把電腦上的數(shù)據(jù)調制到音頻上，再通過電話線進行傳送。

15、無線數(shù)字通信系統(tǒng)中，通常也是采用fsk調制解調器進行數(shù)字信號基帶調制。所以，在現(xiàn)代通信中，fsk調制解調器是大多數(shù)數(shù)字通信系統(tǒng)中最重要最不可或缺的組成部分。能夠實現(xiàn)fsk調制解調的方式有很多，其中我們可以通過用通用集成鎖相環(huán)進行fsk調制解調器的設計。它有如下優(yōu)點：可以利用較少的電路元件實現(xiàn)fsk的調制解調，成本很低。工作原理簡單，易于實現(xiàn)，由于cmos集成鎖相環(huán)的優(yōu)越性能，使得整體電路的體積減小，調試與維護容易。36畢業(yè)設計（論文）第二章 鎖相環(huán)工作原理及fsk調制解調原理鎖相環(huán)(phase-locked loops,即pll)電路使一個特殊系統(tǒng)跟蹤另外一個系統(tǒng)。進一步來說，鎖相環(huán)是一個使由

16、振蕩器產生的輸出信號與參考信號或輸入信號在相位和頻率上同步的電路。鎖相環(huán)分為線性鎖相環(huán)(lpll)、數(shù)字鎖相環(huán)(dpll)、全數(shù)字鎖相環(huán)(adpll)。fsk(frequency-shift keying)，即頻移鍵控。用二進制數(shù)字序列中的“1”或“0”控制輸出不同頻率載波得到的信號，稱為二進制頻移鍵控2fsk信號。是數(shù)字信號通信領域廣泛應用的技術之一。在中速調制解調器中廣泛應用二進制fsk。 在這一章中將介紹一些有關于鎖相環(huán)及頻移鍵控的基本工作原理。 2.1 關于鎖相環(huán)2.1.1 鎖相環(huán)的工作原理鎖相環(huán)的工作原理可以用一個線性鎖相環(huán)為例進行說明。鎖相環(huán)包含三個模塊：壓控振蕩器，即vco；鑒相

17、器，即pd；環(huán)路濾波器，即lf。如圖2-1所示。在有些鎖相環(huán)中還包括分頻器。鑒相器把周期性的輸入信號的相位與壓控振蕩器輸出信號的相位進行比較，鑒相器的輸出信號是這兩個輸入信號之間相位誤差的度量，獲得的輸出信號近似正比于相位誤差。該輸出信號包含直流分量和疊加的交流分量，大多數(shù)情況下，我們不希望存在交流分量所以我們要用低通濾波器濾除交流分量，該輸出信號由環(huán)路濾波器進行濾波，濾除疊加的交流分量。而環(huán)路濾波器的輸出被用作控制電壓送入壓控振蕩器vco?？刂齐妷焊淖僾co的頻率，減小與輸入信號之間的相位差。經過一定建立時間以后，vco振蕩頻率會和輸入信號頻率完全相同。最終的相位誤差將減小到0或者一個固定值

18、。鑒相器的輸出信號與兩個輸入信號的相位差成比例。在混合信號系統(tǒng)中主要使用三種鑒相器異或門、邊沿觸發(fā)的jk觸發(fā)器、鑒頻鑒相器的電路，即pfd。鑒相器的輸出信號包含很多分量，環(huán)路處于鎖定狀態(tài)時，這些分量中有一項為直流分量且近似與相位誤差成比例，剩下的分量都是交流分量。因為這些更高頻率的分量均為不需要的信號，所以他們要被環(huán)路濾波器濾除。由于環(huán)路濾波器必須讓低頻通過而抑制高頻分量，所以，環(huán)路濾波器必須是一個低通濾波器。最常用的一階濾波器有：無源超前滯后濾波器，有源超前滯后濾波器，有源比例積分濾波器。壓控振蕩器輸出信號的弧度頻率正比于控制信號，可以表示為 （2-1）稱為vco增益；單位是rad/sv。是

19、鎖相環(huán)的中心頻率。 圖2-2為vco的理想特性曲線圖（和）。假設控制信號的范圍關于點對稱。對于這個理想的vco，在時輸出頻率為0，在時輸出頻率等于。但是實際的vco特性并不是這樣，大多數(shù)vco都是采用單極性電源供電。假設電源電壓為，那么的取值范圍必須介于0和之間。實際的vco工作在中心頻率時，控制信號等于電源電壓的一半，即。為了保持數(shù)學上的一致性，對于單電源供電，式（2-1）應該改寫為 （2-2）鑒相器環(huán)路濾波器壓控振蕩器輸入信號fm-output輸出信號圖2-1 pll模塊圖0圖2-2 vco特性2.1.2 鎖定狀態(tài)下鎖相環(huán)的數(shù)學模型如果假設鎖相環(huán)已經鎖定，并且在以后一段時間內一直處于鎖定狀

20、態(tài)，我們就可以給系統(tǒng)建立線性數(shù)學模型。其相位傳輸函數(shù)可以表示為輸入信號相位和輸出信號相位之間的關系 （2-3）其中，是的拉普拉斯變換，是的拉普拉斯變換。在鎖定狀態(tài)下鑒相器的輸出信號，可以被表示成 （2-4）所以鑒相器的數(shù)學模型是一個增益為的簡單的零階模塊。鑒相器的傳輸函數(shù) （2-5）vco的角頻率可以被表示為 （2-6）可以利用對頻率變化積分得到相位 （2-7）因此，vco的傳輸函數(shù) （2-8）對與相位信號來說vco可以簡單地視為一個積分器，那么我們可以得出鎖定狀態(tài)的數(shù)學模型如圖2-3所示。 圖2-3 鎖定狀態(tài)鎖相環(huán)的數(shù)學模型2.1.3 未鎖定狀態(tài)下的鎖相環(huán)性能線性鎖相環(huán)的線性模型只在鎖相環(huán)處

21、于鎖定狀態(tài)時有效。如果鎖相環(huán)失鎖，它的數(shù)學模型會變得非常復雜，表現(xiàn)為非線性。想要使鎖相環(huán)系統(tǒng)保持相位跟蹤，必須滿足以下三個條件：（1）參考信號的角頻率必須在同步范圍內。（2）鎖相環(huán)參考輸入端施加的頻率階躍的最大值必須小于拉出范圍。（3）參考信號的頻率變化速率必須小于。無論什么時候，只要不滿足上述三個條件之一，鎖相環(huán)就會失鎖。在鎖相環(huán)中有四個關鍵的參數(shù)可以規(guī)范鎖相環(huán)工作的頻率范圍：（1）同步范圍。這是鎖相環(huán)能夠靜態(tài)的保持相位跟蹤的頻率范圍。只有在這個范圍內，鎖相環(huán)才能有條件的保持穩(wěn)定。（2）拉出范圍。這是鎖相環(huán)穩(wěn)定工作的動態(tài)界限。如果在這個范圍內跟蹤丟失，一般情況下鎖相環(huán)還能再次鎖定，但如果是捕

22、捉過程，這個過程會比較慢。（3）捕捉范圍。在此范圍內鎖相環(huán)總能回到鎖定狀態(tài)，但過程會更加緩慢。（4）鎖定范圍。在這個范圍內，鎖相環(huán)可以在參考頻率和輸出頻率之間的一個單排音內鎖定。通常情況下，鎖相環(huán)的工作頻率范圍限制在鎖定范圍。除此之外，還定義了一些鎖相環(huán)達到鎖定所需的時間的相關參數(shù)：（1）鎖定時間。這是捕獲過程為一個鎖定過程是鎖相環(huán)達到鎖定需要的時間。（2）捕捉時間。這是當捕獲過程為一個捕捉過程是鎖相環(huán)達到鎖定需要的時間。2.2 頻移鍵控fskfsk（頻移鍵控）是常用于調制解調器的一種調制方法fsk信號可以在基帶傳輸，也可以用于調制載波。已調信號的時域表達式為 （2-9）式中，為單極性不歸0的

23、矩形脈沖信號，為的反碼，若只考慮在一個碼元的持續(xù)時間內，則 （2-10）輸入序列為100101時，已調2fsk的輸出波形如圖所示，圖2-4中代表1，代表0。圖2-4 2fsk輸出波形對于矩形脈沖序列頻移鍵控調制器可以采用模擬信號調頻電路實現(xiàn)，也可以采用鍵控法，即用輸入二進制序列去控制兩個獨立的載波發(fā)生器，序列中的1碼控制輸出載波頻率,0碼控制輸出載波頻率.兩種調制器的框圖分別如圖2-5，圖2-6所示。圖2-5 模擬信號調制信號圖2-6 鍵控法頻移鍵控信號的解調也可以采用相干解調或非相干解調，原理與二進制序列幅移鍵控信號的解調相同，如圖2-7及圖2-8所示。 圖2-7 2fsk信號相干解調原理框

24、圖輸入輸出帶通濾波器包絡檢波器帶通濾波器包絡檢波器抽樣判決器抽樣脈沖圖2-8 2fsk信號非相干解調原理框圖圖2-9為非相干解調原理框圖的各點波形。圖2-7中的抽樣判決電路是一個比較器，對上下兩支路低通濾波器送出的信號電平進行比較，如果上支路輸出的信號大于下支路，則判為1碼。圖2-9 非相干解調原理框圖對應的各點波形解調2fsk信號還可以用鑒頻法、過零檢測法及差分檢波法等。其中過零檢測法的基本思想是，利用不同頻率的正弦波在一個碼元間隔內過零點數(shù)目的不同，來檢測已調波中頻率的變化。其原理框圖幾個點波形如圖2-10所示。 圖2-10 2fsk信號過零檢測原理框圖及波形圖2-10中限幅器將接收序列整

25、形為矩形脈沖，送入微分和整流，得到尖脈沖（尖脈沖的個數(shù)代表了過零點數(shù)），在一個碼元間隔內尖脈沖數(shù)目的多少直接反映載波頻率的高低，所以只要將其展寬為具有相同寬度的矩形脈沖，經低通濾波器濾除高次諧波之后，兩種不同的頻率就轉換成了兩種不同幅度的信號，送入抽樣判決器即可恢復原序列信息。畢業(yè)設計（論文）第三章 基于pll芯片的fsk調制與解調模塊的設計原理將在本章中主要討論有關fsk調制解調的一些設計思路，工作原理，常用實現(xiàn)辦法以及它們之間的優(yōu)缺點。 3.1 基于pll芯片的fsk調制模塊設計3.1.1 基于pll芯片的fsk調制模塊原理鎖相環(huán)應用于fsk調制的電路大致分為兩類，一種是頻率合成法，一種是

26、直接移頻法。頻率合成法的主要思路是，當fsk調制信號所需的兩個頻率和均已產生，就可以利用鎖相環(huán)得到相位連續(xù)的fsk信號。調制其框圖如圖3-1所示。數(shù)字信號控制能夠產生頻率分別為和的兩個振蕩器。當數(shù)字信號為“1”時則輸出頻率為的波形，當數(shù)字信號為“0”時，輸出頻率為的波形。鎖相環(huán)的壓控振蕩器的輸出頻率適中跟蹤并鎖定在輸入信號的頻率上。通過這種方式就可以產生fsk的調制信號。直接移頻法的主要思路是用數(shù)字調制信號直接改變壓控振蕩器的振蕩頻率來實現(xiàn)fsk信號調制。其原理框圖如圖3-2所示。當vco的控制電壓在一定的范圍內時，vco的振蕩頻率如式（2-1）。由于和為常量，所以當vco處于線性工作范圍時，

27、只要改變vco的控制電壓為一個合適值，就能得到所要的fsk調制頻率。這種fsk調制器的頻率穩(wěn)定度主要由vco的外部元件確定。相比于頻率合成法，直接頻移法的fsk調制器的振蕩源只有一個壓控振蕩器，所以其電路參數(shù)非常容易調整，也有較高的工作穩(wěn)定性。同時，由于調制器的外圍電路很少，所以工作可靠性也很高。這種調制器性能好，成本低。振蕩器1與門非門振蕩器2與門或門鎖相環(huán)數(shù)字調制信號fsk輸出圖3-1 頻率合成法fsk信號調制原理框圖fsk輸出參考鑒相電平鑒相器pd環(huán)路濾波器lf壓控振蕩器vco定時元件（容阻或晶振）數(shù)字調制信號圖3-2 直接頻移法fsk信號調制原理框圖3.2 基于pll芯片的fsk解調模

28、塊設計3.2.1 基于pll芯片的fsk解調模塊原理當我們把一個已經經過頻率調制的輸入信號加到pll時，為了保持環(huán)路鎖定，vco頻率就會對輸入頻率進行密切跟蹤。在兩個頻率之間來回跟蹤并且鎖定。由于vco的頻率正比于控制電壓，所以信號調制波形和控制電壓幾乎相同。這樣，調制信號就可以從vco控制電壓中恢復出來。其原理框圖如圖3-3所示。調制信號輸入至pll的參考信號引腳中，由vco產生的信號輸入至相位比較器輸入信號引腳中，兩個信號通過相位比較器之后由于相互之間的相位差產生一個輸出方波，該方波通過濾波器之后成為直流電壓，作為vco控制電壓送回vco輸入引腳，控制vco產生的信號的頻率，經過一定時間之

29、后完成對該輸入信號的鎖定。由于輸入信號的頻率在兩個頻率之間不斷變化，所以pll也在兩個不同的頻率之間不斷的跟蹤鎖定，從而完成解調。fsk解調輸出fsk輸入信號鑒相器pd環(huán)路濾波器lf壓控振蕩器vco輸出濾波器圖3-3 fsk解調原理框圖畢業(yè)設計（論文）第四章 器件選用及電路原理在本章中主要介紹在本次設計中用到的器件以及模塊電路，工作原理及具體實現(xiàn)辦法。在本次設計中選用了兩片由ti公司生產的型號為cd4046的 pll芯片，其中一片作為調制主控芯片，一片作為解調主控芯片。在有源濾波器的設計中選用的運放的芯片為最常見的lm324芯片，在電壓比較器當中所使用的運放芯片也是lm324。 4.1 cd4

30、046在本次設計中的應用在本次設計中，選用的pll芯片為由ti公司生產的cd4046。在該芯片中包含一個壓控振蕩器和兩個相位比較器。其中兩個相位比較器分別為由異或網(wǎng)絡構成的相位比較器和由邊沿觸發(fā)的jk觸發(fā)器構成的相位比較器。芯片引腳圖如圖4-1所示。過去的鎖相環(huán)多采用分立元件和模擬電路構成，現(xiàn)在常使用集成電路的鎖相環(huán)，cd4046是通用的cmos鎖相環(huán)集成電路，其特點是電源電壓范圍寬（為3v18v），輸入阻抗高(約100)，動態(tài)功耗小，在中心頻率為10khz下功耗僅為600，屬微功耗器件。采用 16 腳雙列直插式，各引腳功能如表1-1所示。圖4-1 cd4046管腳圖cd4046內部還有線性放

31、大器和整形電路，可將14腳輸入的100mv左右的微弱輸入信號變成方波或脈沖信號送至兩相位比較器。源跟隨器是增益為1的放大器，vco的輸出電壓經源跟隨器至10腳作fm解調用。齊納二極管可單獨使用，其穩(wěn)壓值為5v，若與ttl電路匹配時，可用作輔助電源。表1-1 cd4046引腳功能表符號引腳名稱功能1輸出端（相位脈沖輸出） 相位比較器2輸出的相位差信號，為上升沿控制邏輯。環(huán)路入鎖時為高電平，環(huán)路失鎖時為低電平。14相位比較器輸入端（基準信號輸入），相位比較器輸入信號，輸入允許將0.1v左右的小信號或方波信號在內部放大并再經過整形電路后，輸出至相位比較器。3相位比較器輸入端（比較信號輸入）通常pd來

32、自vco的參考信號。2pd輸出端 相位比較器1輸出的相位差信號，它采用異或門結構，即鑒相特性為 。13pd輸出端 相位比較器的輸出端，它采用，上升沿控制邏輯。9壓控振蕩器的控制端。4壓控振蕩器輸出端。5vco禁止端，1有效 控制信號輸入，高電平時禁止，低電平時允許壓控振蕩器工作。11vco外接電阻r1。12vco外接電阻r2。6.7并接振蕩電容c1，以控制vco的振蕩頻率。10解調信號輸出端。15內部獨立的齊納穩(wěn)壓二極管負極。cd4046工作原理如下：輸入信號從14腳輸入后，經放大器a1進行放大、整形后加到相位比較器、的輸入端，圖4-1開關k撥至2腳，則比較器將從3腳輸入的比較信號與輸入信號作

33、相位比較，從相位比較器輸出的誤差電壓則反映出兩者的相位差。經r3、r4及c2濾波后得到一控制電壓ud加至壓控振蕩器vco的輸入端9腳，調整vco的振蕩頻率，使迅速逼近信號頻率。vco的輸出又經除法器再進入相位比較器，繼續(xù)與進行相位比較，最后使得，兩者的相位差為一定值，實現(xiàn)了相位鎖定。4.1.1 vco模塊vco模塊需要一個接在c1a和c1b之間的電容c1和一個接在r1和地之間的電阻r1?；蛘咝枰粋€接在c1a和c1b之間的電容，一個接在r1和地之間的電阻和一個接在r2和地之間的電阻r2。其中，r1和c1決定vco的振蕩頻率。r2決定了提供給vco的偏置頻率。vco的高輸入阻抗使得在設計濾波器時

34、可以有很寬的電阻電容選擇范圍。vco輸入的檢波器輸出在第10腳。如果這個引腳被用到的話，需要一個電阻rs連接在第10腳和地之間。如果不用該引腳的話，就把該引腳開路。vco的輸出端可以直接連接在相位比較器的輸入端，或者可以再中間接一個分頻器。vco輸出信號的占空比50%。當inh腳為低電平時，vco及其檢波器被使能。典型的和r1，c1相關的vco的中心頻率如圖4-2所示。 圖4-2 cd4046典型中心頻率4.1.2 鑒相器模塊相位比較器i是由異或網(wǎng)絡構成的。參考信號和比較器輸入信號的占空比必須都為50%。只有這樣才能獲得最大的鎖定范圍。通過低通濾波器被回送到vco輸入端的pc1的平均輸出電壓是

35、由于參考信號和比較器輸入信號的相位差產生的，如圖4-3所示。當vco工作在中心頻率時，如果在參考信號輸入端沒有信號或者噪聲輸入，那么等于vcc的一半。pc1鎖定在中心頻率時的典型波形圖如圖4-3所示。通過pc1，基于濾波器特性的捕捉范圍可以和鎖定范圍一樣大。這種結構使得即使輸入信號的噪聲很大，pll也可以保持鎖定狀態(tài)。這種類型的相位比較器可以鎖定在接近于vco中心頻率的諧波頻率附近。相位比較器ii是一個上升沿觸發(fā)的鑒頻鑒相器。當pll用這個比較器時，環(huán)路被信號的上升沿所控制，并且對于參考信號和相位比較器輸入信號的占空比沒有特殊要求。它由四個觸發(fā)器，門控和一個由p型和n型驅動器組成的三態(tài)輸出組成

36、。當和頻率相等但是相位超前于時，p型輸出驅動器在pc2out引腳保持on狀態(tài)，保持的時間與相位差相對應。當相位滯后于時n型驅動器保持on狀態(tài)。當?shù)念l率比頻率高時，p型輸出驅動器在輸入信號一個周期的大部分時間內保持on狀態(tài)，在剩余的時間內，n型和p型驅動器都是off狀態(tài)。如果的頻率比頻率低，那么這個周期里的大部分時間n型驅動器都保持on狀態(tài)。之后，低通濾波器中連接到pc2out的電容的電壓開始變化，直到參考信號和相位比較器輸入信號的相位和頻率都相等時。此時這個點的電壓保持穩(wěn)定，并且此時9腳的vcoin為高阻態(tài)。pcpout引腳的輸出為高電平，所以可以被用于表示鎖定狀態(tài)。因此，對于pc2來說，在v

37、co的全頻率范圍內和之間不存在相位差。之所以功率損耗由于低通濾波器而減少是因為p型和n型驅動器在信號輸入周期的大部分時間內都處于off狀態(tài)。當使用這種相位比較器時，pll的鎖定范圍獨立于低通濾波器并且等于捕捉范圍。在端沒有信號輸入時通過pc2調節(jié)vco可以使之達到最低頻率。鎖定于中心頻率時使用鑒相器ii時的典型波形如圖4-4所示。 圖4-3 鎖定于中心頻率時使用鑒相器i時的典型波形圖4-4 鎖定于中心頻率時使用鑒相器ii時的典型波形4.2 電壓比較器模塊電壓比較器有三種常見的類型：單限比較器，滯回比較器，窗口比較器。在本次設計中用到的是單限比較器。單限比較器分為過零比較器和一般比較器。圖4-4

38、所示為一般單限比較器，為外加參考電壓。根據(jù)疊加原理可知，運放反相輸入端的電位 （4-1）令，則求出閾值電壓 （4-2）當時，所以，；當時，所以，。若，則圖4-4所示電路的電壓傳輸特性如圖4-5所示。根據(jù)式（4-2）可知，只要改變參考電壓的大小和極性，以及電阻r1和r2的阻值，就可以改變閾值電壓的大小和極性。若要改變過時的躍變方向，則應將運放的同相輸入端和反相輸入端所接外電路互換。圖4-4 單限比較器電路電路圖圖4-5 單限比較器電壓傳輸特性4.3 低通濾波器模塊若濾波器僅由無源原件如，電阻、電容、電感組成，則稱為無源濾波電路。若濾波電路由無源元件和有源元件如雙極性管、單極性管、集成運放共同組成

39、，則稱為有源濾波電路。本次設計采用有二階有源低通濾波器。由于一階電路的過渡帶較寬，幅頻特性的最大衰減斜率僅為-20db/十倍頻。所以增加rc環(huán)節(jié)，可加大衰減斜率。如圖4-6所示為簡單二階低通濾波電路。其帶通放大倍數(shù)為 （4-3）傳遞函數(shù) （4-4）當c1=c2=c時， （4-5） （4-6）代入式，整理可得 （4-7）用取代s，且令，得出電壓放大倍數(shù)表達式為 （4-8）令式分母的模等于，可解出通帶截止頻率 （4-9）幅頻特性如圖4-7所示。雖然衰減斜率達-40db/十倍頻，但是遠離。若使附近的電壓放大倍數(shù)數(shù)值增大，則可使接近，濾波特性趨于理想。圖4-6 二階低通濾波電路電路圖圖4-7 二階低通

40、濾波電路幅頻特性4.4 lm324在本次設計中的應用lm324系列器件帶有真差動輸入的四運算放大器。與單電源應用場合的標準運算放大器相比，它們有一些顯著優(yōu)點。該四放大器可以工作在低到3v或者高到32v的電源下，靜態(tài)電流為mc1741的靜態(tài)電流的五分之一。共模輸入范圍包括負電源，因而消除了在許多應用場合中采用外部偏置元件的必要性。每一組運算放大器可用圖4-8所示的符號來表示，它有5個引出腳，其中“+”、“-”為兩個信號輸入端，“v+”、“v-”為正、負電源端，“vo”為輸出端。其中1，2，3腳是一組，5，6，7腳是一組，8，9，10腳是一組，12，13，14腳是一組，剩下的兩個腳是電源。1，7，

41、8，14是各組放大器的輸出腳，其他的就是輸入腳。lm324的引腳排列如圖4-8。lm324系列有四個獨立，高增益，內部頻率補償運算放大器，其中專為從單電源供電的電壓范圍經營。從分裂電源的操作也有可能和低電源電流消耗是獨立的電源電壓的幅度。應用領域包括傳感器放大器，直流增益模塊和所有傳統(tǒng)的運算放大器現(xiàn)在可以更容易地在單電源系統(tǒng)中實現(xiàn)的電路。例如，可直接操作的lm324系列，這是用來在數(shù)字系統(tǒng)中，輕松的將提供所需的接口電路，而無需額外的15v電源標準的5v電源電壓，其運放類型為低功率，帶寬是1.2mhz，工作溫度范圍在0c到+70c之間，3db帶寬增益乘積是1.2mhz，變化斜率為0.5v/，有1

42、.2mhz的增益帶寬。輸入偏移電壓最大是7mv。具有短路保護輸出，內部補償，輸入端靜電保護，共模范圍擴展到負電源等功能。圖4-8 lm324引腳圖畢業(yè)設計（論文）第五章 基于pll芯片的fsk信號調制解調模塊的實現(xiàn)本章主要介紹本次設計的具體實現(xiàn)過程以及結果。 5.1 電路設計5.1.1 調制模塊調制模塊電路如圖5-1所示。c1和r1為vco外接電容電阻，使vco振蕩?；鶐盘柦尤胫烈_，通過高低電平改變vco振蕩頻率，從而完成調制,調制信號從引腳輸出。圖5-1 fsk調制電路5.1.2 解調模塊解調模塊電路如圖5-2所示。c2和r2為vco外接電容電阻，使vco振蕩。且振蕩頻率同調制端相同。調

43、制信號接入至端，作為參考信號。端同端相接，將vco輸出作為相位比較器輸入。參考信號同相位比較器輸入信號的相位差信號通過輸出，該信號通過二階有源低通濾波器濾除高頻分量后成為直流信號且該信號被回送至端。5.1.3 電壓比較器模塊電壓比較器模塊如圖5-2所示。通過低通濾波器輸出的信號被送入電壓比較器，當直流電壓較高時輸出高電平，直流電壓較低時輸出低電平。電壓比較器的輸出信號即為解調信號。圖5-2 解調電路及電壓比較器電路5.2 具體數(shù)據(jù)及實現(xiàn)本次設計中基帶傳輸信號為頻率為100hz的方波，其高電平電壓3v，低電平電壓為1v，如圖5-3所示。經過pll調制之后，輸出波形為4.8khz和47.62khz

44、交替的方波信號。當基帶信號為高電平時調制信號頻率為47.62khz，當基帶信號為低電平時調制信號頻率為4.8khz，如圖5-5及圖5-9所示。該調制信號輸入至解調端，當調制信號頻率為47.62khz,經過一段時間之后解調端的pll鎖定在47.63khz處。當調制信號頻率為4.8khz時，解調端的pll經過一段時間后鎖定在4.8khz處，如圖5-6及圖5-10所示。此后經過相位比較器輸出的信號如圖5-7所示，通過低通濾波器濾除高頻信號后成為直流電壓。該濾波器電壓放大倍數(shù)為3。高電平時電壓為3.5v，低電平時電壓為1v，其波形如圖5-8所示。該波形通過電壓比較器，電壓比較器將閾值電壓設為2.5v，

45、如果電壓高于閾值電壓即2.5v時輸出高電平，如果電壓低于2.5v的閾值電壓時輸出低電平。該波形即為fsk解調后的波形，如圖5-4所示。調制和解調端的pll的外接電阻值均為100,電容均為150nf，并且由此確定的pll的中心頻率均為30.67khz。進行調試時使用的實際電路如圖5-11所示。圖5-3 基帶信號頻率圖5-4 基帶信號與解調后輸出信號波形圖5-5 基帶信號及調制信號波形圖5-6 基帶信號及解調端vco輸出波形圖5-7 基帶信號及解調端相位比較器輸出信號波形圖5-8 基帶信號及濾波器輸出信號圖5-9 調制信號中高頻率信號頻率圖5-10 解調端vco輸出信號高頻部分頻率圖5-11 實際

46、調試電路5.3 實際調試過程首先搭建調制電路，按照設計好的電路在面包板上進行搭建，在搭建好解調電路之后，首先測量解調端pll芯片中的vco的中心頻率，并調整外接電容和外接電阻，使得解調端的pll芯片中vco的中心頻率適中。由于調試時所用試驗箱的電壓只有5v，所以在面包板上串聯(lián)10個完全相等的電阻，這樣可以方便取得1-5v之間的0.5v各整數(shù)倍電壓，并記下vco輸出的相應的頻率并選擇合適的電壓范圍。之后，按照設計好的解調端電路搭好解調端pll和低通濾波電路將調制信號送至解調端。在低通濾波器輸出端測量輸出波形，發(fā)現(xiàn)波形不正確。測量比較器輸出發(fā)現(xiàn)波形正確。由此可知低通濾波電路設計不合理。由于設計的一

47、階濾波電路濾波效果不理想。故決定將一階有源低通濾波器改為二階有源低通濾波器。經過反復調試，最終確定二階有源低通濾波器的參數(shù)和結構。在確定好濾波器的參數(shù)之后，用示波器測量出低通濾波器的輸出波形，分別記錄下與調制端輸入電壓相對應的濾波器輸出的波形與電壓。選擇合適的電壓值以確定電壓比較器的閾值電壓。在確定好電壓比較器的閾值電壓后，經過計算得出電壓比較器的各參數(shù)，最終搭建好電壓比較器的實際電路。由于用做電源的試驗箱上無法輸出方波，所以要把可以產生100-2000hz頻率連續(xù)可調的如圖5-3所示的試驗箱，同面包板和提供電源的試驗箱共地。但由于共地效果不理想，所以輸入的基帶信號噪聲較大，如圖5-4所示。由

48、于該試驗箱輸出的方波高低電平的電壓不滿足cd4046芯片對調制解調信號電壓的要求，所以在實際搭建電路時，又多搭建了一個電平搬移電路，將輸入的基帶信號的電壓搬移至高電平為3.5v低電壓為1v。從而使基帶信號滿足要求。調節(jié)基帶信號發(fā)生的頻率為2000hz，發(fā)現(xiàn)該系統(tǒng)不能滿足解調出原基帶信號，測量各點波形發(fā)現(xiàn)解調端電路在捕捉低電平時，捕捉時間較長，故不斷調低基帶信號頻率，使得其能夠滿足該系統(tǒng)要求，最終確定為100hz。畢業(yè)設計（論文）第六章 實現(xiàn)過程中的問題及展望將在本章中集中討論在本次實際實現(xiàn)過程中遇到的困難和解決的辦法，以及發(fā)現(xiàn)但尚未解決的問題以及關于這些問題的一些思考及解決辦法。 6.1 關于

49、鎖定范圍的問題6.1.1 出現(xiàn)的問題在本次設計中，在調制與解調端的pll中選用的vco外接電阻電容均相等，這樣做可以使調制和解調端的vco的中心頻率和vco增益相等，如果在調制信號中出現(xiàn)與vco中心頻率相等的頻率段，則在解調端可以不用考慮捕捉范圍和鎖定范圍，直接將該部分信號解調出來。但由于捕捉范圍和鎖定范圍的限制，導致對另一部分信號的頻率要求較高，該部分信號頻率既不能超出捕捉范圍同時又由于調制解調端vco的外接電容電阻相等導致的vco增益相等使得如果該頻率與中心頻率相差不大那么基帶信號的高低電平的電壓差將會非常小，只有幾百mv。使得該基帶信號無法進行長距離傳輸。6.1.2 解決辦法針對以上問題

50、，可以提高基帶信號的高電平與低電平的電壓差值，在信號的調制端加入一個限幅電路，以降低基帶信號的高電平同低電平的電壓差值，使得調制信號的頻率能夠符合解調端對調制信號的要求，最后在解調輸出端加入一個放大電路，將解調信號進行放大。由于鎖相環(huán)的捕捉范圍和鎖定范圍同所使用的低通濾波器的類型與參數(shù)有關，所以我們還可以通過調整解調端的鎖相環(huán)所使用的低通濾波器的類型及參數(shù)來提高解調端鎖相環(huán)的捕捉范圍和鎖定范圍，使得其能夠滿足調制信號的頻率。6.2 關于基帶信號頻率的問題在本次設計中基帶信號的傳輸頻率為100hz。這是因為調制信號兩部分的頻率差導致的。由于當基帶信號為低電平時調制信號的頻率僅為4.8khz，與解

51、調端vco的中心頻率相差較大，所以解調端的鎖相環(huán)在捕捉該頻率并鎖定時所需時間較長如圖5-8所示，因此如果基帶信號頻率過高那么此時解調端的鎖相環(huán)尚未鎖定低頻信號，此時經過電壓比較器后的輸出信號將不能夠很好的恢復成原基帶信號。同時，在圖5-4中，我們也能看到基帶信號同解調后的信號之間存在一定的相位差，這也是由于解調端的鎖相環(huán)鎖定時間較長引起。經過試驗，本次所設計的系統(tǒng)所能允許的基帶信號的最高頻率為150hz。6.3 其他問題在最初進行本次設計時，曾將調制信號的高頻部分設置到1mhz以上，但是此時濾波器并不能正常工作，原因是因為lm324的工作頻率并不能達到1mhz，再通過調整后降低了調制信號的頻率

52、之后，有源濾波器才能正常工作。所以，調制信號的頻率必須要符合有源濾波器所使用的運放芯片的工作要求。同時，由于cd4046的技術手冊上的要求，基帶信號的電壓也有一定要求，不能過高。此外，在本次設計中最初設計鎖相環(huán)電路時，計算的捕捉范圍和鎖定范圍與實際測出的范圍相差較大，原因可能是由于cd4046芯片的溫漂所導致，所以在實際應用中也用當考慮到溫度的影響。學位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的學位論文，是本人在導師的指導下進行的研究工作所取得的成果。盡我所知，除文中已經特別注明引用的內容和致謝的地方外，本論文不包含任何其他個人或集體已經發(fā)表或撰寫過的研究成果。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式注明并表示感謝。本人完全意識到本聲明的法律結果由本人承擔。學位論文作者（本人簽名）： 年 月 日學位論文出版授權書本人及導師完全同意中國博士學位論文全文數(shù)據(jù)庫出版章程