計(jì)算機(jī)組成原理考試筆記整理

1、P1計(jì)算機(jī)系統(tǒng)的組成、計(jì)算機(jī)硬件組成和軟件的分類軟件分類：系統(tǒng)軟件（操作系統(tǒng)、語(yǔ)言編譯和解釋系統(tǒng)、網(wǎng)絡(luò)軟件、數(shù)據(jù)庫(kù)管理系統(tǒng)、系統(tǒng)服務(wù)程序）和應(yīng)用軟件（信息管理軟件、科學(xué)計(jì)算程序、文字與表格處理軟件、圖像與圖像處理軟件、輔助設(shè)計(jì)軟件）機(jī)器語(yǔ)言、匯編語(yǔ)言、高級(jí)語(yǔ)言的特點(diǎn)機(jī)器語(yǔ)言：n 1.從形式上表現(xiàn)為由0、1序列組成的指令系統(tǒng)n 2.機(jī)器語(yǔ)言不需要經(jīng)過(guò)任何翻譯工作，執(zhí)行效率高n 3.難記憶，難理解，難開(kāi)發(fā)，難調(diào)試，易出錯(cuò)n 4.不同型號(hào)CPU的指令集有較大差異，對(duì)應(yīng)的機(jī)器指令也不同， 但同一系列的CPU指令集有向上兼容性，如：Intel80386指令集就包含了8086的指令集匯編語(yǔ)言：n 優(yōu)點(diǎn)：可

2、讀性較好，便于檢查和修改錯(cuò)誤n 缺點(diǎn)：n 1. 基本操作簡(jiǎn)單，描述問(wèn)題的能力差，編寫(xiě)程序工作量大，源程序較長(zhǎng)。n 2. 編寫(xiě)的程序與問(wèn)題的描述相差甚遠(yuǎn)，可讀性仍不好。n 3. 依賴于計(jì)算機(jī)的硬件結(jié)構(gòu)和指令系統(tǒng)，可移植性差高級(jí)語(yǔ)言：n 優(yōu)點(diǎn) 1. 與計(jì)算機(jī)的硬件結(jié)構(gòu)和指令系統(tǒng)無(wú)關(guān) 2. 表達(dá)方式比較接近自然語(yǔ)言 3. 描述問(wèn)題的能力強(qiáng) 4. 可讀性、通用性和可維護(hù)性好 5. 與機(jī)器的字長(zhǎng)、寄存器、內(nèi)存單元地址等無(wú)關(guān)n 缺點(diǎn)n 1. 高級(jí)語(yǔ)言必須翻譯成機(jī)器語(yǔ)言才能執(zhí)行，由于編譯過(guò)程復(fù)雜死板，翻譯出來(lái)的機(jī)器語(yǔ)言冗長(zhǎng)，占內(nèi)存大，速度慢；n 2. 高級(jí)語(yǔ)言不能編寫(xiě)訪問(wèn)機(jī)器硬件資源的系統(tǒng)軟件或設(shè)備控制軟件

3、。CISC和RISC的中文含義CISC：精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)RISC：復(fù)雜指令系統(tǒng)計(jì)算機(jī)原碼定點(diǎn)整數(shù)、補(bǔ)碼定點(diǎn)整數(shù)的表示范圍四種基本邏輯運(yùn)算：與、或、非、異或進(jìn)位計(jì)數(shù)制之間的的轉(zhuǎn)換（實(shí)數(shù)）計(jì)算機(jī)的存儲(chǔ)系統(tǒng)（出現(xiàn)的原因、結(jié)構(gòu)）n 主-輔存層次，滿足了存儲(chǔ)器的大容量和低成本需求n cache-主存層次，解決了速度與成本之間的矛盾讀寫(xiě)存儲(chǔ)器時(shí)，CPU需要發(fā)出的信息有哪些寫(xiě)：地址數(shù)據(jù)和控制數(shù)據(jù)和要寫(xiě)入的信息讀：地址數(shù)據(jù)和控制數(shù)據(jù)主存儲(chǔ)器的分類及各自特點(diǎn)通過(guò)存儲(chǔ)器的英文名稱說(shuō)出中文含義，例如ROM、SRAM、DRAM等RAM：n 可以隨機(jī)地按指定地址向存儲(chǔ)單元存入或讀出、或改寫(xiě)或刪除信息，并且無(wú)論向哪個(gè)地

4、址進(jìn)行讀寫(xiě)操作所需要的時(shí)間完全相等的存儲(chǔ)器隨機(jī)存儲(chǔ)器n 存放正在運(yùn)行的程序、數(shù)據(jù)，存放各種現(xiàn)場(chǎng)輸入輸出的數(shù)據(jù)、中間運(yùn)算結(jié)果，以及存放與外界交換的信息和作堆棧用。Static RAM：n 靜態(tài)隨機(jī)存儲(chǔ)器有兩個(gè)穩(wěn)定狀態(tài)表示1信息和0信息。n 只要不斷開(kāi)電源，這種穩(wěn)定狀態(tài)會(huì)保持不變，直到寫(xiě)入新信息Dynamic RAM：n DRAM是靠MOS電路中的電容存儲(chǔ)電荷來(lái)表示、維持1信息和0信息。使用時(shí)需不斷給電容充電才能使信息保持。n 線路集成度比SRAM高而成本低，是計(jì)算機(jī)主存RAM的主角ROM：n 在正常工作時(shí)只能隨機(jī)讀出已存儲(chǔ)的信息而不能寫(xiě)入新的信息，這種存儲(chǔ)器叫只讀存儲(chǔ)器。Mask ROM：n 由

5、芯片制造商在制造時(shí)寫(xiě)入內(nèi)容，以后只能讀而不能寫(xiě)n 基本存儲(chǔ)原理是以元件的有/無(wú)來(lái)表示該存儲(chǔ)單元的信息（1或0）Programmable ROM：n PROM可由用戶根據(jù)自己的需要來(lái)確定ROM中的內(nèi)容，常見(jiàn)的熔絲式PROM是以熔絲的接通和斷開(kāi)來(lái)表示所存的信息為1或0n 剛出廠的產(chǎn)品，其熔絲是全部接通的，使用前，用戶根據(jù)需要斷開(kāi)某些單元的熔絲（寫(xiě)入）n 是一次性寫(xiě)入的存儲(chǔ)器，掉電后不會(huì)影響它所存儲(chǔ)的內(nèi)容。 Erasable PROM：n 可以根據(jù)用戶要求用紫外線擦去舊有的存儲(chǔ)內(nèi)容，然后改寫(xiě)進(jìn)新的程序，擦除和寫(xiě)入可以多次進(jìn)行，且寫(xiě)入的內(nèi)容不會(huì)因斷電而丟失，能長(zhǎng)久保存。n 出廠時(shí)內(nèi)部存放全0或全1，由

6、用戶通過(guò)高壓脈沖寫(xiě)入信息。Electrically EPROM：n 可以用字擦除，也可以將全部?jī)?nèi)容擦除，重復(fù)改寫(xiě)的次數(shù)有限，一般為10萬(wàn)次。n 具有電擦除功能flash memory：n 20世紀(jì)80年代中期研制的一種新型的電可擦除的、非易失性記憶器件。n 用電擦除n 存儲(chǔ)元電路是在EPROM存儲(chǔ)元基礎(chǔ)上制造的n 通常采用USB接口，所以也稱為U盤(pán)。存儲(chǔ)器的主要應(yīng)用：n 存儲(chǔ)器應(yīng)用SRAMDRAMROMPROMEPROME2PROMFlash MemoryCache計(jì)算機(jī)主存固定程序，微程序控制存儲(chǔ)器用戶自編程序，用于工業(yè)控制機(jī)或電器中用戶編寫(xiě)并可修改程序或產(chǎn)品試制階段試編程序IC卡上存儲(chǔ)信息

7、固態(tài)盤(pán)，IC卡P2輸入輸出系統(tǒng)的組成主機(jī)I/O借口外部設(shè)備輸入/輸出接口的功能n 實(shí)現(xiàn)主機(jī)和外圍設(shè)備之間的數(shù)據(jù)傳送控制。n 實(shí)現(xiàn)數(shù)據(jù)緩沖，以達(dá)到主機(jī)同外圍設(shè)備之間的速度匹配。n 接受主機(jī)的命令，提供設(shè)備接口的狀態(tài)，并按照主機(jī)的命令控制設(shè)備。數(shù)據(jù)的存儲(chǔ)格式，給出一個(gè)地址，分別說(shuō)出該地址是字節(jié)地址或字地址或雙字地址，對(duì)應(yīng)的存儲(chǔ)內(nèi)容是什么字節(jié)8位，字16位，雙字32位cache的地址映像方式及各自特點(diǎn)3種：直接映像、全相聯(lián)映像和組相聯(lián)映像直接映像：n 優(yōu)點(diǎn)：實(shí)現(xiàn)簡(jiǎn)單，只需利用主存地址按某些字段直接判斷，即可確定所需字塊是否已在cache中。n 缺點(diǎn)：不夠靈活，cache存儲(chǔ)空間得不到充分利用，降低了

8、命中率。全相聯(lián)：n 最靈活但成本最高的一種方式。n 允許主存中的每個(gè)字塊映像到cache的任何一個(gè)字塊位置上，也允許從已被占滿的cache中替換出任何一個(gè)舊字塊。n 訪問(wèn)cache時(shí)，需和cache的全部標(biāo)記進(jìn)行比較才能判斷出所訪問(wèn)的主存地址的內(nèi)容是否已在cache中。n 無(wú)法用于cache中。組相聯(lián)：n 組間為直接映像，組內(nèi)為全相聯(lián)映像段式、頁(yè)式、段頁(yè)式虛擬存儲(chǔ)器的虛實(shí)地址轉(zhuǎn)換？指令系統(tǒng)的概念，指令的格式、分類概念：全部機(jī)器指令的集合。格式： 指令必須包含的信息： 操作碼：具體說(shuō)明操作的性質(zhì)及功能 操作數(shù)的地址：CPU通過(guò)該地址可以取得所需的操作數(shù) 操作結(jié)果的存儲(chǔ)地址：把對(duì)操作數(shù)的處理所產(chǎn)生

9、的結(jié)果保存在該地址中，以便再次使用 下一條指令的地址分類：零地址指令、一地址指令、二地址指令、三地址指令、多地址指令微指令的概念n 在微程序控制的計(jì)算機(jī)中，將由同時(shí)發(fā)出的控制信號(hào)所執(zhí)行的一組微操作稱為微指令。CPU的性能影響因素（3個(gè)） 1.時(shí)鐘頻率f 硬件技術(shù)和組織 2.每條指令所需的平均時(shí)鐘周期數(shù)CPI 系統(tǒng)結(jié)構(gòu)組織和指令集 3.指令條數(shù)IN 系統(tǒng)結(jié)構(gòu)的指令集和編譯技術(shù)計(jì)算機(jī)CPU中，控制器的控制方式n 同步控制方式n 異步控制方式n 聯(lián)合控制方式n 人工控制P3控制存儲(chǔ)器容量的計(jì)算運(yùn)算器的組成、控制器的組成運(yùn)算器組成： 多功能算術(shù)/邏輯運(yùn)算單元ALU ALU輸入端的多路選擇器(MUX)和

10、鎖存器 程序狀態(tài)字寄存器PSR ALU輸出端的移位器(SHIFT) 通用寄存器組GRS控制器組成：n 程序計(jì)數(shù)器PC指令地址寄存器n 指令寄存器IRn 指令譯碼器或操作碼譯碼器n 脈沖源及啟停線路n 時(shí)序控制信號(hào)形成部件中斷源的種類v 外中斷v 內(nèi)中斷v 由Trap指令產(chǎn)生的軟中斷DMA的含義，DMA的工作方式，各自特點(diǎn)含義：v 直接主存訪問(wèn)方式工作方式（3種）：n CPU暫停方式n 主機(jī)響應(yīng)DMA請(qǐng)求后，讓出存儲(chǔ)總線，直到一組數(shù)據(jù)傳送完畢后，DMA控制器才把總線控制權(quán)還給CPUn CPU周期竊取方式n DMA控制器與主存之間傳送一個(gè)數(shù)據(jù)，占用一個(gè)CPU周期，即CPU暫停工作一個(gè)周期，然后繼續(xù)

11、執(zhí)行程序。n 直接訪問(wèn)存儲(chǔ)器工作方式n 如傳送數(shù)據(jù)時(shí)CPU正好不占用存儲(chǔ)總線，則對(duì)CPU不產(chǎn)生任何影響。如DMA和CPU同時(shí)需要訪問(wèn)存儲(chǔ)總線，則DMA的優(yōu)先級(jí)高于CPU總線的基本特性、總線帶寬的計(jì)算基本特性：共享、分時(shí)帶寬的計(jì)算：在總線上每秒傳輸?shù)淖畲笞止?jié)量，用MB/s表示（M/s*B）單機(jī)系統(tǒng)中的單總線、雙總線和三總線結(jié)構(gòu)的構(gòu)成單總線：雙總線：三總線：總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響n 最大存儲(chǔ)容量n 指令系統(tǒng)n 吞吐量外設(shè)端口地址的編址方式1.統(tǒng)一編址2.獨(dú)立編址信息的傳送方式1.串行傳送2.并行傳送3.分時(shí)傳送常見(jiàn)的輸入輸出設(shè)備指令周期、機(jī)器周期、時(shí)鐘周期的關(guān)系指令周期機(jī)器周期時(shí)鐘周期波特

12、率、比特率的計(jì)算P4計(jì)算機(jī)硬件系統(tǒng)基本組成部件及相互間的關(guān)系。（見(jiàn)P1第一題）1.立即尋址，2.直接尋址，3.間接尋址，4.寄存器尋址，5.寄存器間接尋址，6.變址尋址、7.基址尋址、8.相對(duì)尋址，要求掌握以上尋址方式中有效地址的計(jì)算，能夠根據(jù)有效地址找到操作數(shù)，以上尋址方式的特點(diǎn)CPU的功能和CPU的組成功能： (1)指令控制 (2)操作控制 (3)時(shí)間控制 (4)數(shù)據(jù)加工組成：n 1. 運(yùn)算器n 2. 控制器n 3. cache(指令cache和數(shù)據(jù)cache)CPU內(nèi)控制器的組成和控制器的功能組成：n （1）程序計(jì)數(shù)器PC指令地址寄存器n （2）指令寄存器IRn （3）指令譯碼器或操作碼

13、譯碼器n （4）脈沖源及啟停線路n （5）時(shí)序控制信號(hào)形成部件功能：n (1)取指令n (2)分析指令（解釋指令、指令譯碼）n (3)執(zhí)行指令n (4)控制程序和數(shù)據(jù)的輸入與結(jié)果輸出n (5)對(duì)異常情況和某些請(qǐng)求的處理指令的執(zhí)行過(guò)程，如MOV r0, r1和ADD r9, r0 的執(zhí)行過(guò)程（取指令和執(zhí)行指令）1.從存儲(chǔ)器取指令，送入IR2.計(jì)算數(shù)據(jù)地址，得到有效地址送AR3.到存儲(chǔ)器取數(shù)4.進(jìn)行加法運(yùn)算，結(jié)果送寄存器，設(shè)置狀態(tài)位輸入/輸出控制方式（5種），各自的特點(diǎn)n 程序直接控制方式n 控制方式簡(jiǎn)單n 程序中斷傳送方式n 一定程度上實(shí)現(xiàn)了CPU和外圍設(shè)備的并行工作n 直接存儲(chǔ)器存取方式n 主

14、存被并行工作的CPU和I/O子系統(tǒng)共享n I/O通道控制方式n I/O通道具有自己的指令系統(tǒng)，并能實(shí)現(xiàn)指令所控制的操作，具備處理機(jī)的功能n 外圍處理機(jī)方式n 結(jié)構(gòu)更接近于一般處理機(jī)，甚至就是一般小型通用計(jì)算機(jī)或微機(jī)。典型接口的功能（1）控制（2）緩沖（3）狀態(tài)（4）轉(zhuǎn)換（5）整理（6）程序中斷P5中斷的執(zhí)行過(guò)程中斷請(qǐng)求中斷響應(yīng)中斷處理返回DMA與中斷相比，各自的特點(diǎn)是什么？n 中斷方式是通過(guò)程序切換進(jìn)行，CPU要停止執(zhí)行現(xiàn)行程序轉(zhuǎn)去執(zhí)行中斷服務(wù)程序，在這一段時(shí)間內(nèi)，CPU只為外設(shè)服務(wù)。DMA控制是硬件切換，CPU不直接干預(yù)數(shù)據(jù)交換過(guò)程，只是在開(kāi)始和結(jié)束時(shí)借用一點(diǎn)CPU時(shí)間，大大提高了CPU的利

15、用率，系統(tǒng)的并行性較高。n 對(duì)中斷的響應(yīng)只能在一條指令執(zhí)行完成時(shí)進(jìn)行，而對(duì)DMA的響應(yīng)可以在指令周期的任何一個(gè)機(jī)器周期結(jié)束時(shí)進(jìn)行。n 中斷具有對(duì)異常事件的處理能力，而DMA模式主要用于需要大批量數(shù)據(jù)傳送的系統(tǒng)中。 集中式總線仲裁有哪幾種方式？各種方式的特點(diǎn)1.鏈?zhǔn)讲樵兎绞絥 主要特征是將總線允許信號(hào)BG串行地從一個(gè)部件（I/O接口）送到下一個(gè)部件，若BG到達(dá)的部件無(wú)總線請(qǐng)求，則繼續(xù)下傳，直到到達(dá)有總線請(qǐng)求的部件為止。2.計(jì)時(shí)器定時(shí)查詢方式n 計(jì)數(shù)可以從“0”開(kāi)始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎绞较嗤琻 計(jì)數(shù)可以從終止點(diǎn)開(kāi)始，各設(shè)備使用總線的優(yōu)先級(jí)相同，優(yōu)先次序可方便改變，對(duì)電路故障不如鏈?zhǔn)讲樵兎绞矫舾?.獨(dú)立請(qǐng)求方式n 響應(yīng)時(shí)間快n 對(duì)優(yōu)先次序的控制相當(dāng)靈活n 當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨(dú)立請(qǐng)求方式易失性存儲(chǔ)器有哪些？非易失性存儲(chǔ)器有哪些？各自的特點(diǎn)（上圖）基于所給正數(shù)或負(fù)數(shù)，求其原碼、反碼、補(bǔ)碼。由機(jī)器碼能求真值補(bǔ)碼加減法的溢出判別P6根據(jù)給定多項(xiàng)式，求CRC碼cache命中率和平