數(shù)學(xué)實驗05_MATLAB求解大學(xué)數(shù)學(xué)問題

1、數(shù)字電路課程設(shè)計 利用CPLD設(shè)計可調(diào)時數(shù)字鐘 河北大學(xué)電信學(xué)院基礎(chǔ)教研部 2005-12-1 學(xué)習(xí)內(nèi)容與要求 了解數(shù)字鐘的功能要求及設(shè)計方法； 了解CPLD/FPGA的一般結(jié)構(gòu)及開發(fā)步驟； 掌握MAX+PLUSII軟件的使用； 熟悉用FPGA器件取代傳統(tǒng)的中規(guī)模集成器 件實現(xiàn)數(shù)字電路與系統(tǒng)的方法 目錄 Mux+plus II 使用簡介 數(shù)字電子鐘課程設(shè)計說明 Mux+plus II 使用簡介 1、設(shè)計輸入 （1）創(chuàng)建原理圖文件 （2）輸入邏輯功能圖元 （3）保存文件 （4）設(shè)定項目名稱 （5）檢查錯誤 設(shè)計輸入包括以下步驟： （1）創(chuàng)建原理圖文件 創(chuàng)建一個名為創(chuàng)建一個名為 half_adde

2、r.gdf 的文件。步驟如下：的文件。步驟如下： a. 打開打開Mux+plus II軟件開發(fā)環(huán)境，如圖所示軟件開發(fā)環(huán)境，如圖所示 b. 選擇選擇 FileNew 菜單，或單擊菜單，或單擊 ，彈出，彈出 New 對話框。對話框。 c. 選中選中 Graphic Editor file （圖形設(shè)計文件）單選按鈕。（圖形設(shè)計文件）單選按鈕。 在下拉表框中選擇在下拉表框中選擇 .gdf 作為文作為文 件的擴(kuò)展名。單擊件的擴(kuò)展名。單擊 ok 按鈕。按鈕。 彈出彈出 Graphic Editor 窗口。窗口。 （2）輸入邏輯功能圖元 在原理圖的空白處雙擊鼠標(biāo)左鍵（或選擇在原理圖的空白處雙擊鼠標(biāo)左鍵（或選

3、擇 Symbol Enter Symbol 選項選項 ，彈出，彈出 Enter Symbol 對話框。對話框。 在文本框中輸入元件名稱或用鼠標(biāo)雙擊元 件庫； 選取元件后點擊ok即可； 如果安放相同元件，只要 按住Ctrl 鍵，同時用鼠標(biāo) 拖動該元件復(fù)制即可。 注：prim庫中包含了常用的 基本門電路和觸發(fā)器元件符號； mf庫中包含了74系列集成 電路元件符號。 半加器所需元件和端口包括：輸入端口半加器所需元件和端口包括：輸入端口INPUT、 與門與門AND、異或門、異或門XOR、輸出端口、輸出端口OUTPUT，它們都在，它們都在 Prim 庫中。庫中。 下圖為半加器元件安放結(jié)果。下圖為半加器元

4、件安放結(jié)果。 添加連線到器件的管腳上 把鼠標(biāo)移到元件引腳附近，則鼠標(biāo)光標(biāo)自動由箭頭把鼠標(biāo)移到元件引腳附近，則鼠標(biāo)光標(biāo)自動由箭頭 變?yōu)槭?，按住鼠?biāo)右鍵拖動，即可畫出連線。變?yōu)槭?，按住鼠?biāo)右鍵拖動，即可畫出連線。 標(biāo)記輸入/輸出端口屬性 雙擊輸入端口的雙擊輸入端口的 “PIN-NAME”，當(dāng)變成黑色時，即，當(dāng)變成黑色時，即 可可 輸入標(biāo)記符并回車確認(rèn)。輸出端口標(biāo)記方法類似。半加器輸入標(biāo)記符并回車確認(rèn)。輸出端口標(biāo)記方法類似。半加器 的輸入端分別標(biāo)記為的輸入端分別標(biāo)記為 A、B ，輸出端分別為，輸出端分別為 S、C 。 （3）保存文件 要保存文件，選擇要保存文件，選擇 FileSave As 選項

5、，彈出選項，彈出 Save As 對話框。如圖所示。對話框。如圖所示。 在在 File Name 文本文本 框中輸入框中輸入 half_adder.gdf ，并，并 在在 Directories 列表列表 框中選擇文件的保存框中選擇文件的保存 目錄。目錄。 注意注意 在在 MAX+PLUS 中，保存文件目錄的路徑字符串中不中，保存文件目錄的路徑字符串中不 能包含中文字符。能包含中文字符。 (4)設(shè)定項目名稱 選擇選擇 FileProjectset project to current file 選項或圖標(biāo)選項或圖標(biāo) ，可將當(dāng)前的設(shè)計文件指定為當(dāng)前項目。，可將當(dāng)前的設(shè)計文件指定為當(dāng)前項目。 （5

6、）檢查錯誤 為了確保輸入的邏輯正確，可以保存文件并檢查錯為了確保輸入的邏輯正確，可以保存文件并檢查錯 誤。步驟如下：誤。步驟如下： 選擇選擇 FileProjectSave & Check 選項選項 ，這將保，這將保 存上面編輯的文件，并檢查輸入中的錯誤。存上面編輯的文件，并檢查輸入中的錯誤。 如果沒有出現(xiàn)錯誤，單擊如果沒有出現(xiàn)錯誤，單擊 OK 按鈕，關(guān)閉消息對按鈕，關(guān)閉消息對 話框。話框。 單擊單擊 Compiler 窗口右上角的關(guān)閉按鈕，關(guān)閉窗口右上角的關(guān)閉按鈕，關(guān)閉 Compiler 窗口。窗口。 2、電路編譯與適配 （1）選擇器件 （2）設(shè)定全局綜合適配參數(shù) （3）編譯、適配 電路編譯

7、與適配包括以下步驟： （1）選擇器件 選擇選擇 AssignDevice 選項，彈出選項，彈出 Device 對話框。對話框。 在在 Device Family 下拉列表框中選擇適配器件的系列，在下拉列表框中選擇適配器件的系列，在 Devices 中選擇器件的型號，然后單擊中選擇器件的型號，然后單擊 OK 按鈕。按鈕。 （本設(shè)計中選擇（本設(shè)計中選擇MAX7000S系列的系列的EPM7064SLC44-5器件）器件） 注：注： 如果不對適配器件的型號進(jìn)行選擇，該軟件將自動選擇適合本電路的器件進(jìn)如果不對適配器件的型號進(jìn)行選擇，該軟件將自動選擇適合本電路的器件進(jìn) 行編譯適配。行編譯適配。 (2)設(shè)定

8、全局適配參數(shù) 為權(quán)衡芯片占用面積與電路工作速度之間的矛盾，當(dāng)電路工作速度 要求不高時，可設(shè)定編譯器對資源使用進(jìn)行優(yōu)化。步驟如下： 選擇AssignGlobal Project Logic Synthesis，彈出全局邏輯綜，彈出全局邏輯綜 合設(shè)置窗口，如圖所示合設(shè)置窗口，如圖所示 修改Optimize中的滑動條至最左邊，即完全對面積進(jìn)行優(yōu) 化；同時將MAX Device Synthesis Options中的Multi-Level Synthesis for MAX 3000/5000/7000 Devices項選中，即對 該系列CPLD器件進(jìn)行多級綜合優(yōu)化。 修改完成后，點擊ok 按鈕確認(rèn)設(shè)

9、定。 （3）編譯、適配 選擇選擇 MAX+plusCompiler ，彈出，彈出 Compiler 窗口。窗口。 單擊單擊 Start 按鈕開始編譯并顯示編譯結(jié)果，生按鈕開始編譯并顯示編譯結(jié)果，生 成成*. pof下載編程文件。下載編程文件。 注：可以雙擊注：可以雙擊Compliler窗口中的窗口中的rpt圖標(biāo)查看編譯報告，其中包圖標(biāo)查看編譯報告，其中包 括輸入、輸出引腳分配及資源使用情況。括輸入、輸出引腳分配及資源使用情況。 3、仿真 （1）添加仿真信號 （2）添加輸入激勵波形 （3）電路仿真 仿真包括以下步驟： （1）添加仿真信號 a、選擇、選擇 MAX+plus Wave Editor

10、選項，彈出波選項，彈出波 形編輯窗口。形編輯窗口。 b. 將鼠標(biāo)移至空白處并單擊右鍵，出現(xiàn)對話將鼠標(biāo)移至空白處并單擊右鍵，出現(xiàn)對話 框窗口框窗口 。 c. 選擇選擇 Enter Node from SNF 選項并按鼠標(biāo)選項并按鼠標(biāo) 左鍵確認(rèn)，出現(xiàn)如圖所示對話框。左鍵確認(rèn)，出現(xiàn)如圖所示對話框。 單擊單擊 List 和和 = 按鈕，選擇欲仿真的輸入按鈕，選擇欲仿真的輸入/輸出端口。輸出端口。 （2）添加輸入激勵波形 選中欲添加信號的管腳，窗口左邊的信號源按鈕變成可選中欲添加信號的管腳，窗口左邊的信號源按鈕變成可 操作狀態(tài)。根據(jù)電路實際要求選擇信號源種類。操作狀態(tài)。根據(jù)電路實際要求選擇信號源種類。

11、放大或縮小波形放大或縮小波形 調(diào)整顯示區(qū)域的大小以適應(yīng)窗口調(diào)整顯示區(qū)域的大小以適應(yīng)窗口 以低電平以低電平 0 （或高電平（或高電平 1）覆蓋所選波形）覆蓋所選波形 以不定態(tài)以不定態(tài) X （或高阻態(tài)（或高阻態(tài) Z）覆蓋所選波形）覆蓋所選波形 反轉(zhuǎn)所選波形的邏輯電平反轉(zhuǎn)所選波形的邏輯電平 以時鐘波形覆蓋所選節(jié)點以時鐘波形覆蓋所選節(jié)點 以計數(shù)序列覆蓋所選的單個組的全部或部分波形以計數(shù)序列覆蓋所選的單個組的全部或部分波形 n 添加好激勵波形的界面如圖所示 保存激勵信號編輯結(jié)果保存激勵信號編輯結(jié)果 n點擊點擊 FileSave 菜單出現(xiàn)如圖所示對話框。菜單出現(xiàn)如圖所示對話框。 n文件名稱和原理圖文件一致

12、，擴(kuò)展名為文件名稱和原理圖文件一致，擴(kuò)展名為“.scf” ，單，單 擊擊OK保存激勵信號編輯結(jié)果。保存激勵信號編輯結(jié)果。 （3）電路仿真 電路仿真屬于設(shè)計校驗，包括功能仿真（前仿真）電路仿真屬于設(shè)計校驗，包括功能仿真（前仿真） 和時序仿真（后仿真）。由于時序仿真的結(jié)果比較接近和時序仿真（后仿真）。由于時序仿真的結(jié)果比較接近 實際器件仿真的結(jié)果，因此本設(shè)計采用時序仿真。實際器件仿真的結(jié)果，因此本設(shè)計采用時序仿真。 a. 選擇選擇MAX+plusSimulator選項，彈出仿真器窗口選項，彈出仿真器窗口 。 b. 單擊單擊 Start 開始仿真開始仿真 。 c. 電路仿真完成后，單擊電路仿真完成后

13、，單擊 Open SCF 打開波形文件，打開波形文件， 顯示電路的仿真結(jié)果。顯示電路的仿真結(jié)果。 d. 半加器電路的仿真結(jié)果如圖所示。半加器電路的仿真結(jié)果如圖所示。 檢查仿真結(jié)果是否正確，并觀察電路的時序及檢查仿真結(jié)果是否正確，并觀察電路的時序及 延時情況延時情況 。 4、層次設(shè)計 為了完成8位加法器，需要使用8個全加器；而每一 個全加器又可以用兩個半加器構(gòu)成，因此，在完成半加 器的設(shè)計基礎(chǔ)之上，可以創(chuàng)建新的原理圖文件來調(diào)用半 加器，并構(gòu)成一位全加器。 按照上述步驟，當(dāng)全加器設(shè)計完成后，可以創(chuàng)建更 高一層原理圖文件來調(diào)用1位全加器構(gòu)成8位加法器。其 步驟如下： （1）創(chuàng)建當(dāng)前原理圖文件的圖形符

14、號 （2）新建原理圖文件，設(shè)計1位全加器 （3）重復(fù)上述（1）、（2）步驟，完成8 位加法器 （1）創(chuàng)建符號 當(dāng)電路仿真完成后，即確定電路設(shè)計正確后，就可以 將該電路作為元件在其他原理圖中進(jìn)行調(diào)用。 生成元件符號，選擇選擇FileCreate Default Symbol命令命令 即可。即可。 完成后即可關(guān)閉當(dāng)前原理圖文件。 （2）新建原理圖文件設(shè)計全加器 原理圖文件的創(chuàng)建過程如前 所述，在調(diào)用元件庫中的元 件時，庫列表中的第一項列 出了自己創(chuàng)建的元件庫，并 在元件列表中出現(xiàn)半加器 （Half-adder）元件，如圖所 示 a、放置半加器，并連接 構(gòu)成全加器 全加器電路圖如圖所示 b、保存文件

15、并設(shè)置為當(dāng)前工程 c、檢查錯誤 d、對電路進(jìn)行仿真，仿真結(jié)果如下圖所示 e、按照上面的方法，生成全加器元件符號，以便在頂層原理圖中 調(diào)用。 （3）8位加法器設(shè)計 電路圖如圖所示 仿真波形如下圖所示 5、管腳的分配與定位 選擇選擇 MAX+PlusFloorplan Editor選項，即可打開平面選項，即可打開平面 （底層）編輯器窗口，出現(xiàn)如圖所示的芯片管腳分配圖。（底層）編輯器窗口，出現(xiàn)如圖所示的芯片管腳分配圖。 管腳的編輯過程： 用鼠標(biāo)左鍵按住欲分配的輸入、輸出端口并拖到下面芯 片的相應(yīng)管腳上，然后松開，即可完成一個管腳的重新分配。 選擇左側(cè)工具條中的“ ”按鈕，F(xiàn)loorplan窗口將顯示

16、 當(dāng)前引腳分配。如圖所示 管腳重新分配時須注意的事項：管腳重新分配時須注意的事項： n芯片上有些特殊功能的管腳（如芯片上有些特殊功能的管腳（如GND、TDI、 TDO 等），進(jìn)行管腳編輯時不能使用。等），進(jìn)行管腳編輯時不能使用。 n在器件選擇時如果選擇了在器件選擇時如果選擇了Auto，則不允許對管腳，則不允許對管腳 進(jìn)行再分配。進(jìn)行再分配。 n對管腳進(jìn)行重新分配后，必須再編譯一次，否則對管腳進(jìn)行重新分配后，必須再編譯一次，否則 下載后的管腳還是自動分配的狀態(tài)。下載后的管腳還是自動分配的狀態(tài)。 6、器件編程 a. 選擇選擇 MAX+PlusProgrammer 選項，如果是第一次使用，選項，如果是第一次使用， 將出現(xiàn)如圖所示的對話框。將出現(xiàn)如圖所示的對話框。 硬件類型選擇硬件類型選擇 “ “ByteBlaster（MV）” ” 并單擊并單擊 OK 確認(rèn)。確認(rèn)。 b. 選擇完下載文件后，單擊選擇完下載文件后，單擊 OK 確定，出現(xiàn)如圖所示確定，出現(xiàn)如圖所示 的編程界面。的編程界面。 單擊單擊 Program 按鈕進(jìn)行下載編程按鈕進(jìn)行下載編程。 數(shù)字電子鐘課程設(shè)計說明 一、設(shè)計要求 二、課程設(shè)計步驟 1、看懂電路原理圖，按照原理圖和元件插件圖完成電路 板的焊接； 2、熟悉Mux+plus II軟件的使用；