電子系IC課程設(shè)計題目

1、電子系ic課程設(shè)計題目課程設(shè)計報告的統(tǒng)一要求：（1） 課程設(shè)計報告的模板為華中科技大學(xué)本科畢業(yè)設(shè)計論文模板。必須包括：中文摘要、關(guān)鍵詞、abstract、key words、目錄、正文、致謝、參考文獻(xiàn)?？梢詫⒉糠执a或者網(wǎng)表放在論文的附錄中。（2） 正文一般要求：題目的理解和介紹，理論推導(dǎo)和計算，仿真和研制結(jié)果，結(jié)論。另外加上一章心得體會，給出課程設(shè)計中的酸甜苦辣和心得體會，以及個人在該項(xiàng)目組中承擔(dān)的工作、工作量百分比。（3） 對于數(shù)字ic的題目，正文應(yīng)包括：題目要求及理解、系統(tǒng)設(shè)計（得到系統(tǒng)框圖和各模塊的設(shè)計規(guī)格）、模塊設(shè)計（要求、過程、仿真、仿真結(jié)果分析）、整體電路仿真和綜合、源代碼和注釋

2、、結(jié)論及討論、心得體會。（4） 對于模擬ic的題目，正文應(yīng)包括：題目要求及理解、系統(tǒng)設(shè)計、模塊設(shè)計（電路結(jié)構(gòu)、電路參數(shù)的手工推導(dǎo)、電路指標(biāo)的手工驗(yàn)證）、電路仿真（含模塊仿真和系統(tǒng)仿真，包括仿真電路圖、帶注釋的仿真網(wǎng)表、仿真波形及分析）、結(jié)論及討論、心得體會。結(jié)論部分要求以表格的形式對設(shè)計指標(biāo)、手工計算指標(biāo)、以及仿真指標(biāo)進(jìn)行一一的對照和比較分析。（5） 強(qiáng)烈要求有組內(nèi)分工，并從課程設(shè)計報告中得到體現(xiàn)。個人完成的工作詳寫，組內(nèi)其他人完成的工作略寫。完全相同或稍有區(qū)別的論文分?jǐn)?shù)不會很高。題目1： ldo型恒流源的設(shè)計指導(dǎo)老師：鄒志革 （whicc, 87541768）助教：毛小鷗 159721257

3、58 （mxodzx ）題目要求：1 輸入電壓為6.5v至30v2 負(fù)載為高亮度led，典型負(fù)載電流為100ma，負(fù)載led采用“hbled_20ma.lib”，最高負(fù)載電流達(dá)到100ma。3 芯片采用工藝為“bcd spice model.lib”4 帶隙基準(zhǔn)電壓電路：為系統(tǒng)提供穩(wěn)定、高精度的1.24v的基準(zhǔn)電壓5 差分檢測放大器av：屬于電壓比例放大器，將檢測電阻rsense檢測到的電壓比例放大后，與參考電壓vref同時輸入到誤差放大器ea的輸入端。6 誤差放大器ea：該電路將差分檢測放大器av的輸出與基準(zhǔn)電壓進(jìn)行誤差放大，輸出到調(diào)整管的柵極，控制調(diào)整管的工作狀態(tài)，使輸出電流保持恒定。7

4、調(diào)整管：調(diào)整管的柵極接受誤差放大器電路的輸出，從而調(diào)整輸出電流。8 還可以包括其它電路，比如過流、過壓、過溫保護(hù)、使能、亮度調(diào)節(jié)等電路。題目2：iso14443 type a幀處理電路的設(shè)計指導(dǎo)老師：劉冬生 （87611245轉(zhuǎn)8410/8508，dsliu）助教：程劍693169318)課程設(shè)計目的：通過本課程設(shè)計，促進(jìn)學(xué)生理解數(shù)字電路的設(shè)計和工作過程，提高學(xué)生數(shù)字設(shè)計的技能，增加學(xué)生數(shù)字設(shè)計的實(shí)踐經(jīng)驗(yàn)，并掌握model sim 或quartus ii，或 xilinx ise等eda工具的使用和調(diào)試，并最終給出iso14443 typea幀處理電路的實(shí)現(xiàn)。內(nèi)容：使

5、用model sim等eda工具進(jìn)行該數(shù)字系統(tǒng)的設(shè)計。具體要求如下：（1） 每組3人，使用verilog語言實(shí)現(xiàn)基于iso14443 typea協(xié)議的rfid標(biāo)簽的真處理模塊，并產(chǎn)生異步脈沖序列作為解調(diào)模塊的測試信號（即讀卡器產(chǎn)生的激勵信號），需滿足三種不同的幀，即短幀（short frame）、標(biāo)準(zhǔn)幀（standard frame）和防沖突幀（bit oriented anticollision frame）。（2） 解調(diào)電路具體要求：能夠判斷幀頭（de_sof）、幀結(jié)束(de_frame_en)，得到的數(shù)據(jù)以8bit 形式存儲在mem陣列中，并且能自動判斷出協(xié)議中不同模式的幀，并各處指示信

6、號(mode)。（3） 如果是接收到的標(biāo)準(zhǔn)幀（standard frame）或防沖突幀（bit oriented anticollision frame），應(yīng)該自動的校驗(yàn)其中的校驗(yàn)位的正確性(parity_valid)，在接收的數(shù)據(jù)中應(yīng)該將校驗(yàn)為剔除。如果是接收到的標(biāo)準(zhǔn)幀（standard frame），還需要檢驗(yàn)其crc是否正確(crc_not_right)。題目3：ieee802.16e編碼器的設(shè)計指導(dǎo)老師：鄭朝霞（87611245轉(zhuǎn)，zxzheng）助教：殷雄 電話郵箱： 490445851 qq：490445851使用verilog硬件描述語言完成ieee80

7、2.16e編碼器的實(shí)現(xiàn)，并使用modelsim完成功能仿真，以及采用綜合工具完成電路的綜合。為了簡化設(shè)計，本題只要求完成碼長為576，碼率為1/2的編碼器的硬件實(shí)現(xiàn)。(電子系)參考文章：（1）附錄：802.16e編碼器的硬件實(shí)現(xiàn)算法（2）碩士學(xué)位論文（學(xué)校圖書館電子資源有下載）：“基于ieee802_16e協(xié)議的ldpc編碼器的研究與實(shí)現(xiàn)”題目4：dds正弦信號發(fā)生器電路設(shè)計指導(dǎo)老師：雷鑑銘（leijianming助教：藍(lán)縣輝 電話郵箱：lan.shine qq:158557206直接數(shù)字頻率合成器(dds)通常使用查表的方法實(shí)現(xiàn)相位和幅值的

8、轉(zhuǎn)換,其基本構(gòu)成單元為相位累加器，rom查找表，da轉(zhuǎn)換器，低通濾波器。本題要求實(shí)現(xiàn)由相位累加器及rom查找表構(gòu)成的數(shù)字部分，并完成電路仿真。任務(wù)：設(shè)計一個幅值為8bit精度輸出的dds電路，輸入時鐘頻率為50mhz，可輸出頻率為1khz,10khz,100khz正弦及余弦信號， 每個周期50個點(diǎn)。設(shè)計要求：1）根據(jù)要求給出該dds電路的基本結(jié)構(gòu)框圖；2）用verilog語言進(jìn)行編程；3）用verilog語言完成測試代碼；4）用modelsim及quartusii等eda工具完成系統(tǒng)功能仿真與綜合；5）完成設(shè)計報告。題目5：帶隙電路的設(shè)計指導(dǎo)老師：鄒雪城 87611245 estxczou助教

9、：王巨智wangjuzhi）1 基于0.35um 3.3v工藝進(jìn)行設(shè)計。2 電路受使能信號en控制，當(dāng)en為高電平（3.3v）時，電路關(guān)閉，當(dāng)en為低電平（零），電路工作。3 溫度在-2585之間變化時，輸出電壓ref的溫度抑制比小于16ppm/，且在27時溫度系數(shù)為0。4 輸入電壓vcc在2.8v4v之間變化時，輸出電壓ref的電壓抑制比小于350ppm/v。5 電路的啟動時間（即在vcc端加一個從0到3.3v的階越電壓，得到穩(wěn)定的輸出電壓ref所需的時間）小于4us。6 整個電路的功耗電流小于15ua。圖1 帶隙電路的基本結(jié)構(gòu)1 razavi b. design

10、of analog cmos integrated circuits.陳貴燦,程軍,張瑞智等譯.北京:西安交通大學(xué)出版社,2003. 3093272 dickson j. on-chip high-voltage generation in nmos integrated circuits using an improved voltage multiplier technique. ieee journal of solid-state circuits, 1976, 11(6): 3743783 hilbiber d. a new semiconductor voltage standar

11、d. isscc dig. of tech. papers, 1964, 4:32-33 題目6：帶gain-boosting電路的單級高增益全差分運(yùn)算放大器的設(shè)計指導(dǎo)老師：陳曉飛（87611245轉(zhuǎn)8509，xfchen）助教：朱程舉 tel: email: 787011868給定圖中所示的主電路結(jié)構(gòu)，假設(shè)：vdd= 3v, vss= 0v, 采用0.35um工藝。（一） 分析與計算：（1）對電路進(jìn)行直流分析 （2）對電路進(jìn)行小信號分析。（二） 電路設(shè)計（1） 設(shè)計偏置電路（2） 設(shè)計共模反饋電路（3） 設(shè)計gain-boosting電路（4） 設(shè)計電路參數(shù)，使?jié)M足

12、差分電路直流增益大于100db，gbw = 900mhz，相位裕度為70; 共模電路增益大于40db，gbw = 400mhz，相位裕度為55。（三） 仿真分析并調(diào)試電路參數(shù)題目7：基于電阻網(wǎng)絡(luò)的四位dac電路設(shè)計指導(dǎo)教師：余國義 ymancheng）助教：張樂nwpuzhangle 基于電阻網(wǎng)絡(luò)的dac電路如下所示，從基準(zhǔn)電壓流出的電流i為，電流每流過一個節(jié)點(diǎn)，就均分為兩支相等的電流。各模擬開關(guān)、流過的電流分別為i/2、i/4、i/8、i/16，而且與開關(guān)的狀態(tài)無關(guān)，由此可實(shí)現(xiàn)4位d/a轉(zhuǎn)換。數(shù)字信號頻率為10mhz，低電平范圍為00.4

13、v，高電平范圍為3.34.2v，通過并行寄存器將4位并行數(shù)字信號同時控制電阻網(wǎng)絡(luò)中、開關(guān)狀態(tài)，實(shí)現(xiàn)d/a轉(zhuǎn)換。題目要求：1、電路電源電壓5v，d/a轉(zhuǎn)換量程為1.4v。；2、理解積分非線性誤差inl和微分非線性誤差dnl的概念（積分非線性誤差是實(shí)際的有限精度特性和理想的有限精度特性在垂直方向上的最大差值，微分非線性誤差是指兩個相鄰模擬輸出量跳變值與一個理想跳變值之間的差值）；3、要求進(jìn)行電路原理分析、電路設(shè)計、電路仿真和誤差分析；4、可附加設(shè)計濾波器，帶隙基準(zhǔn)電壓源，輸出緩沖器等。題目8：用于adc 電路的高速高精度比較器設(shè)計指導(dǎo)教師：張科峰（876112，kfzhang）助教：任志雄（聯(lián)系電

14、話e-mail：peoplezhixiong）在模數(shù)轉(zhuǎn)換和很多模擬功能模塊中, 比較器常常被用到, 而比較器的速度和精度直接影響著模塊的功能實(shí)現(xiàn)。隨著mos技術(shù)的不斷發(fā)展, 比較器的速度得到很大的提高, 但是由于mos器件之間的失配誤差,使得在一定工藝條件下同時實(shí)現(xiàn)高速和高精度比較困難。因此本課程設(shè)計要求設(shè)計一個應(yīng)用于adc的高速高精度比較器。比較器一般采用前置放大器、鎖存器和輸出驅(qū)動級聯(lián)的結(jié)構(gòu),如下圖所示：fig.1 比較器的結(jié)構(gòu)圖設(shè)計要求：1） 實(shí)現(xiàn)最小分辨率為1mv,延遲時間小于300ps，功耗盡量低（幾百uw級）， 工作于40mhz 頻率的高速比較器；2） 用

15、hspice完成相關(guān)電路的仿真，要求滿足功能和性能；3） 采用0.18um cmos工藝，工作電壓1.8v；題目9：用于高級加密標(biāo)準(zhǔn)（aes）的s-box的實(shí)現(xiàn)指導(dǎo)老師：劉政林 （87611245-8422，hustlzl）助教：詹鑫282647053)題目要求：1. 了解aes算法的數(shù)學(xué)基礎(chǔ)。2. 查閱s-box的相關(guān)資料，了解gf,dse,pprm,lut,sop等幾種實(shí)現(xiàn)方式的算法。3. 用verilog完成三種實(shí)現(xiàn)方法的rtl級設(shè)計，并用modelsim軟件進(jìn)行功能仿真。4. 要求能夠同時實(shí)現(xiàn)正、逆s-box的功能。5. 用相關(guān)軟件進(jìn)行電路綜合，從速度、功耗、面積等方面評價s-box性能。題目10：帶密勒補(bǔ)償?shù)目鐚?dǎo)運(yùn)算放大器的設(shè)計指導(dǎo)教師：