直流數(shù)字電流表的設計

1、第一章 設計任務及可行性分析1.1 總體結構1.1.1 數(shù)字電流表的組成 圖2.2 數(shù)字電流表的組成框圖 數(shù)字直流電流表的核心是a/d轉換器。按系統(tǒng)功能實現(xiàn)要求，決定控制系統(tǒng)采用at89c51單片機，a/d轉換采用adc0809。系統(tǒng)除能確保實現(xiàn)要求的功能外，還可以方便地進行8路其他a/d轉換量的測量和遠程測量結果傳送等擴展功能。數(shù)字電流表系統(tǒng)設計方案框圖如圖2.3所示。at89c51 p0p2p1 p3adc08094位led顯示上電復位串口通信電源電路 圖2.3 數(shù)字電流表系統(tǒng)設計方案框圖1.2 所需元器件清單表3.1所需元器件材料表器件類型器件名數(shù)值數(shù)量單片機at89s511a/d轉換器

2、adc08091數(shù)碼管tseg-mp*4-cc-blue1開關按鍵開關1電容c1、c233uf2電解電容c310uf1電阻r11k2排阻rp12001變阻器rv11k1晶振x11mhz1第二章 達到的技術指標1、 可以測量0-5v的8路輸入電壓值；2、 測量結果可在四位led數(shù)碼管上輪流顯示后單路選擇顯示；3、 測量最小分辨率為0.019a；4、 測量誤差約為+0.0av；第三章 數(shù)字式電流表的硬件設計3.1 主要元器件的介紹3.1.1 單片機at89s51at89s51是美國atmel公司生產(chǎn)的低功耗、高性能cmos 8位單片機。圖4.2和4.3分別為其實物圖和內部總體結構圖。at89s51

3、的引腳at89s51芯片為40引腳雙列直插式封裝，其引腳排列如圖4.2所示。圖4.2 at89s51的引腳圖(1)vcc：電源電壓；(2)gnd：接地；(3)p0口：p0口是一組8位漏極開路雙向i/o口，每位引腳可驅動8個ttl邏輯門路。 (4)p1口：p1口是一個內部提供上拉電阻的8位雙向i/o口，p1口的輸出緩沖器可驅動4個ttl邏輯門電路。有第二功能，如表4.1所示。表4.1 p1口的第二功能端口引腳第二功能p1.5mosi(用于isp編程)p1.6miso(用于isp編程)p1.7sck(用于isp編程) (5)p2口：p2口是一個內部提供上拉電阻的8位雙向i/o口，p2口的輸出緩沖器

4、可驅動4個ttl邏輯門電路。 (6)p3口：p3口是一個內部提供上拉電阻的8位雙向i/o口，p3口的輸出緩沖器可驅動4個ttl邏輯門電路。p3口除了一般i/o線的功能外，還具有更為重要的第二功能，如表4.2所示。p3口同時為flash編程和編程校驗接收一些控制信號表4.2 p3口的第二功能端口引腳第二功能p3.0rxd（串行輸入口）p3.1txd（串行輸出口）p3.2/into（外部中斷0）p3.3/int1（外部中斷1）p3.4t0（定時器0外部輸入）p3.5t1（定時器1外部輸入）p3.6/wr（外部數(shù)據(jù)存儲器寫選通）p3.7/rd（外部數(shù)據(jù)存儲器讀選通） (7) rst：復位輸入。當振蕩

5、器復位器件時，要保持rst腳兩個機器周期的高電平時間。(8) ale/rpog：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在flash編程期間，此引腳用于輸入編程脈沖。 (9)/psen：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩次/psen有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的信號將不出現(xiàn)。 (10)/ea/vpp：當保持低電平時，則在此期間外部程序存儲器（0000h-ffffh），不管是否有內部程序存儲器。注意加密方式1時，/ea將內部鎖定為reset；當/ea端保持高電平時，此間內部程序存儲器。在flash編程期間，此引腳也用于施加

6、12v編程電源（vpp）。定時器0和定時器1：at89s51的定時器0和定時器1 的工作方式與at89c51 相同。定時和計數(shù)功能由特殊功能寄存器tmod的控制位c/t進行選擇，這兩個定時/計數(shù)器有4種操作模式，通過tmod的m1和m0選擇。其中模式0、1和2都相同，模式3不同。定時器2：定時器2 是一個16 位定時/計數(shù)器。它既可當定時器使用，也可作為外部事件計數(shù)器使用，其工作方式由特殊功能寄存器t2con的c/t2 位選擇。定時器2 有三種工作方式：捕獲方式，自動重裝載（向上或向下計數(shù)）方式和波特率發(fā)生器方式，工作方式由t2con 的控制位來選擇。定時器2 由兩個8 位寄存器th2 和tl

7、2 組成，在定時器工作方式中，每個機器周期tl2 寄存器的值加1，由于一個機器周期由12 個振蕩時鐘構成，因此，計數(shù)速率為振蕩頻率的1/12。在計數(shù)工作方式時，當t2 引腳上外部輸入信號產(chǎn)生由1 至0 的下降沿時，寄存器的值加1，在這種工作方式下，每個機器周期的5sp2 期間，對外部輸入進行采樣。若在第一個機器周期中采到的值為1，而在下一個機器周期中采到的值為0，則在緊跟著的下一個周期的s3p1 期間寄存器加1。由于識別1 至0 的跳變需要2 個機器周期（24 個振蕩周期），因此，最高計數(shù)速率為振蕩頻率的1/24。為確保采樣的正確性，要求輸入的電平在變化前至少保持一個完整周期的時間，以保證輸入

8、信號至少被采樣一次?？删幊虝r鐘輸出：定時器2 可通過編程從p1.0 輸出一個占空比為50%的時鐘信號。p1.0 引腳除了是一個標準的i/o 口外，還可以通過編程使其作為定時/計數(shù)器2 的外部時鐘輸入和輸出占空比50%的時鐘脈沖。當時鐘振蕩頻率為16mhz 時，輸出時鐘頻率范圍為61hz4mhz。uart：at89s51的工作方式與at89c51工作方式相同。串口為全雙工結構，表示可以同時發(fā)送和接收，它還具有接收緩沖，在第一個字節(jié)從寄存器讀出之前，可以開始接收第二個字節(jié)。（但是如果第二個字節(jié)接收完畢時第一個字節(jié)仍未讀出，其中一個字節(jié)將會丟失）。串口的發(fā)送和接收寄存器都是通過sfr sbuf進行訪

9、問的。寫入sbuf的數(shù)據(jù)裝入發(fā)送寄存器，對sbuf的讀操作是對物理上分開的接收寄存器進行訪問。該串口有4種操作模式（模式0、模式1、模式2和模式3），在這4種模式中，發(fā)送過程是以任意一條寫sbuf作為目標寄存器的指令開始的，模式0時接收通過設置r0=0及ren=1初始化，其他模式下如若ren=1則通過起始位初始化。中斷：at89s51共有6 個中斷向量：兩個外中斷（int0 和int1），3 個定時器中斷（定時器0、1、2）和串行口中斷。這些中斷源可通過分別設置專用寄存器ie 的置位或清0 來控制每一個中斷的允許或禁止。ie 也有一個總禁止位ea，它能控制所有中斷的允許或禁止。定時器2 的中斷

10、是由t2con 中的tf2 和exf2 邏輯或產(chǎn)生的，當轉向中斷服務程序時，這些標志位不能被硬件清除，事實上，服務程序需確定是tf2 或exf2 產(chǎn)生中斷，而由軟件清除中斷標志位。定時器0 和定時器1 的標志位tf0 和tf1 在定時器溢出那個機器周期的s5p2 狀態(tài)置位，而會在下一個機器周期才查詢到該中斷標志。然而，定時器2 的標志位tf2 在定時器溢出的那個機器周期的s2p2 狀態(tài)置位，并在同一個機器周期內查詢到該標志。時鐘振蕩器：at89s51中有一個用于構成內部振蕩器的高增益反相放大器，引腳xtal1 和xtal2 分別是該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶體

11、或陶瓷諧振器一起構成自激振蕩器，振蕩電路。外接石英晶體（或陶瓷諧振器）及電容c1、c2 接在放大器的反饋回路中構成并聯(lián)振蕩電路。對外接電容c1、c2 雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程序及溫度穩(wěn)定性，如果使用石英晶體，我們推薦電容使用30pf10pf，而如使用陶瓷諧振器建議選擇40pf10f。用戶也可以采用外部時鐘。采用外部時鐘的電路。這種情況下，外部時鐘脈沖接到xtal1 端，即內部時鐘發(fā)生器的輸入端，xtal2 則懸空。由于外部時鐘信號是通過一個2 分頻觸發(fā)器后作為內部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求，但最小

12、高電平持續(xù)時間和最大的低電平持續(xù)時間應符合產(chǎn)品技術條件的要求。flash存儲器的編程：at89s51單片機內部有8k字節(jié)的flash perom，這個flash 存儲陣列出廠時已處于擦除狀態(tài)（即所有存儲單元的內容均為ffh），用戶隨時可對其進行編程。編程接口可接收高電壓（+12v）或低電壓（vcc）的允許編程信號。低電壓編程模式適合于用戶在線編程系統(tǒng)，而高電壓編程模式可與通用eprom 編程器兼容。數(shù)據(jù)查詢：at89s51 單片機用data palling 表示一個寫周期結束為特征，在一個寫周期中，如需讀取最后寫入的一個字節(jié)，則讀出的數(shù)據(jù)的最高位（p0.7）是原來寫入字節(jié)最高位的反碼。寫周期完

13、成后，所輸出的數(shù)據(jù)是有效的數(shù)據(jù)，即可進入下一個字節(jié)的寫周期，寫周期開始后，data palling 可能隨時有效。ready/busy：字節(jié)編程的進度可通過“rdy/bsy 輸出信號監(jiān)測，編程期間，ale 變?yōu)楦唠娖健癶”后，p3.4（rdy/bsy）端電平被拉低，表示正在編程狀態(tài)（忙狀態(tài)）。編程完成后，p3.4 變?yōu)楦唠娖奖硎緶蕚渚途w狀態(tài)。程序校驗：如果加密位lb1、lb2 沒有進行編程，則代碼數(shù)據(jù)可通過地址和數(shù)據(jù)線讀回原編寫的數(shù)據(jù)，采用如圖12的電路。加密位不可直接校驗，加密位的校驗可通過對存儲器的校驗和寫入狀態(tài)來驗證。芯片擦除：利用控制信號的正確組合并保持ale/prog 引腳10ms

14、的低電平脈沖寬度即可將perom 陣列（4k字節(jié)）和三個加密位整片擦除，代碼陣列在片擦除操作中將任何非空單元寫入“1”，這步驟需再編程之前進行。3.1.2 a/d轉換芯片adc0809 adc0809是典型的8位8通道逐次逼近式a/d轉換器，其實物如圖1-3所示。它可以和微型計算機直接接口。adc0809轉換器的系列芯片是adc0808，可以相互替換。3.1.3 adc0809內部邏輯結構 圖4.3 adc0809的內部邏輯結構圖adc0809的內部邏輯結構如圖4.7所示。圖中多路模擬開關可選通8路模擬通道，允許8路模擬量分時輸入，并共用一個a/d轉換器進行轉換。地址鎖存與譯碼電路完成對a、b

15、、c三個地址位進行鎖存與譯碼，如表4.3所示。表4.3 adc0809通道選擇表c(addc)b(addb)a(adda)選擇的通道000in0001in1010in2011in3100in4101in5110in6111in73.1.4 adc0809的引腳adc0809芯片為28引腳雙列直插式芯片，其主要功能：(1)in0in7：8路模擬量輸入通道。(2)a、b、c：模擬通道地址線。這3根地址線用于對8路模擬通道的選擇，其譯碼關系如表4.3所示。其中，a為低地址，c為高地址，引腳圖中為adda，addb和addc。(3)ale：地址鎖存允許信號。對應ale上跳沿，a、b、c地址狀態(tài)送入地址

16、鎖存器中。(4)start：轉換啟動信號。start上升沿時，復位adc0809；start下降沿時啟動芯片，開始進行a/d轉換；在a/d轉換期間，start應保持低電平。本信號有時簡寫為st。(5)d7d0：數(shù)據(jù)輸出線。為三態(tài)緩沖輸出形式，可以和單片機的數(shù)據(jù)線直接相連。d0為最低位，d7為最高。 (6)oe：輸出允許信號。用于控制三態(tài)輸出鎖存器向單片機輸出轉換得到的數(shù)據(jù)。oe=0，輸出數(shù)據(jù)線呈高阻；oe=1，輸出轉換得到的數(shù)據(jù)。(7)clk：時鐘信號。adc0809的內部沒有時鐘電路，所需時鐘信號由外界提供，因此有時鐘信號引腳。通常使用頻率為500khz的時鐘信號。(8)eoc：轉換結束信號

17、。eoc=0,正在進行轉換；eoc=1,轉換結束。使用中該狀態(tài)信號即可作為查詢的狀態(tài)標志，又可作為中斷請求信號使用。(9)vcc： +5v電源，gnd：地。 (10)vref：參考電壓。參考電壓用來與輸入的模擬信號進行比較，作為逐次逼近的基準。其典型值為+5v(vref(+)=+5v, vref(-)=0v)。3.1.5 4位一體7段led數(shù)碼管本實驗的顯示模塊主要由一個4位一體的7段led數(shù)碼管(sm410564)構成，用于顯示測量到的電壓值。它是一個共陽極的數(shù)碼管，每一位數(shù)碼管的原理圖如圖4.5所示。每一位數(shù)碼管的a,b,c,d,e,f,g和dp端都各自連接在一起，用于接收at89c52的

18、p1口產(chǎn)生的顯示段碼。c1，c2，c3，c4引腳端為其位選端，用于接收at89c52的p3口產(chǎn)生的位選碼。圖4.5 一位數(shù)碼管的原理圖圖4.6 4位一體7段led數(shù)碼管圖3.2 控制電路模塊3.2.1 at89s51的復位電路和時鐘電路at89s51的復位電路如圖4.7所示。當單片機一上電，立即復位；另外，如果在運行中，外界干擾等因素使單片機的程序陷入死循環(huán)狀態(tài)或“跑飛”，就可以通過按鍵使其復位。復位也是使單片機退出低功耗工作方式而進入正常狀態(tài)的一種操作。圖4.7 復位電路和時鐘電路電容c和電阻r1實現(xiàn)上電自動復位。增加按鍵開關s又可實現(xiàn)按鍵復位功能。一般取c=10uf,r1=1k。單片機中c

19、pu每執(zhí)行一條指令，都必須在統(tǒng)一的時鐘脈沖的控制下嚴格按時間節(jié)拍進行，而這個時鐘脈沖是單片機控制中的時序電路發(fā)出的。cpu執(zhí)行一條指令的各個微操作所對應時間順序稱為單片機的時序。mcs-51單片機芯片內部有一個高增益反相放大器，用于構成震蕩器，xtal1為該放大器的輸入端，xtal2為該放大器輸出端，但形成時鐘電路還需附加其他電路。 本設計系統(tǒng)采用內部時鐘方式，利用單片機內部的高增益反相放大器，外部電路簡，只需要一個晶振和2個電容即可。電路中的器件選擇可以通過計算和實驗確定，也可以參考一些典型電路的參數(shù)，電路中，電容器c1和c2對震蕩頻率有微調作用，通常的取值范圍是3010pf，在這個系統(tǒng)中選

20、擇了33uf；石英晶振選擇范圍最高可選24mhz，它決定了單片機電路產(chǎn)生的時鐘信號震蕩頻率，在本系統(tǒng)中選擇的是12mhz，因而時鐘信號的震蕩頻率為12mhz。3.2.2 a/d轉換電路 a/d轉換由adc0809完成。adc0809具有8路模擬輸入端口，地址線（2325腳）可決定對哪一路模擬輸入作a/d轉換。22腳為地址控制，當輸入為高電平時，對地址信號進行鎖存。6腳為測試控制，當輸入一個2s寬高電平脈沖時，就開始a/d轉換。7腳為a/d轉換結束標志，當a/d轉換結束時，7腳輸出高電平。9腳為a/d轉換數(shù)據(jù)輸出允許控制，當oe腳為高電平時，a/d轉換數(shù)據(jù)從該端口輸出。10腳為adc0809的時鐘輸入端，利用單片機at89s51的30腳的六分頻晶振頻率再通過14024二分頻得到1mhz時鐘。at89s51與adc0809的連接電路原理圖如圖4.8所示。 圖4.8 at89s51與adc0809的連接電路原理圖at89s51與adc0809的連接必須注意處理好3個