eda-16路數(shù)顯示報警器-課程設(shè)計

1、精品文檔燕山大學(xué)課程設(shè)計說明書題目： 16路數(shù)顯示報警器學(xué)院（系）：電氣工程學(xué)院年級專業(yè)：08級應(yīng)用電子4班學(xué) 號:080103030190學(xué)生姓名：魯澤渠指導(dǎo)教師：呂宏詩張強教師職稱：實驗師燕山大學(xué)課程設(shè)計（論文）任務(wù)書院（系）：電氣工程學(xué)院基層教學(xué)單位：電子實驗中心學(xué)號080103030190 學(xué)生姓名魯澤渠專業(yè)（班級）08應(yīng)電4班設(shè)計題目16路數(shù)顯示報警器設(shè) 計 技 術(shù) 參 數(shù)設(shè)計16路數(shù)顯報警器，16路中某一斷開時（可用高低電平表示斷開和接通）， 時十進(jìn)制數(shù)顯示該路編號，并發(fā)出聲音信號；報警時間持續(xù)10秒；當(dāng)多路報警時，具有優(yōu)先級，并降低優(yōu)先級的報警存儲，處理完成（手動撥為0）高優(yōu)先級

2、報警后，再處理之。設(shè) 計 要 求 在動態(tài)數(shù)碼管上顯示路數(shù)； 用16個撥碼開關(guān)控制16路； 用蜂鳴器發(fā)出蜂鳴。工 作 量學(xué)會使用 max+plusii軟件、verilog hdl 語言和實驗箱；獨立完成電路設(shè)計，編程下載、連接電路和調(diào)試；參加答辯并書寫任務(wù)書。工 作 計 劃1 . 了解eda的基本知識，學(xué)習(xí)使用軟件max+plusii ,下發(fā)任務(wù)書，開始電路設(shè)計；2 .學(xué)習(xí)verilog hdl 語百，用verilog hdl進(jìn)行程序設(shè)計3 .學(xué)習(xí)使用實驗箱，繼續(xù)電路設(shè)計；4 .完成電路設(shè)計；5 .編程下載、連接電路、調(diào)試和驗收；答辯并書寫任務(wù)書。參 考 資 料數(shù)字電子技術(shù)基礎(chǔ).閻石主編.高等教

3、育出版社.edaim程設(shè)計a指導(dǎo)書.鄭兆兆等編.指導(dǎo)教師簽字呂宏詩張強基層教學(xué)單位主任簽字金海龍說明：此表一式四份，學(xué)生、指導(dǎo)教師、基層教學(xué)單位、系部各一份2011 年 1 月 12#歡在下載精品文檔目錄第1章摘要 4第2章引言 4第3章設(shè)計說明 53.1 設(shè)計思路 53.2 模塊介紹 5第4章 verilog hdl設(shè)計源程序 7第5章波形仿真圖 12第6章 管腳鎖定及硬件連線 14心得體會 15參考文獻(xiàn) 163歡立下載精品文檔第一章 摘要這次eda課程設(shè)計，我做的是16路數(shù)顯示報警器， 基于設(shè)計要求，從 verilog hdl 語言入手。首先簡單介紹一下eda,vhdl等的有關(guān)知識，然后介

4、紹我的設(shè)計思想，在用vhdl語言寫出程序代碼，還附上各個模塊的仿真波形圖，最后是一些心得體會。第二章 引言數(shù)字電路主要是基于兩個信號, 用數(shù)字信號完成對數(shù)字量進(jìn)行算術(shù)運算和邏輯運算的電路我們稱之為數(shù)字電路 , 它具有邏輯運算和邏輯處理等功能, 數(shù)字電路可以分為組合邏輯電路和時序邏輯電路。eda簡介20 世紀(jì) 90 年代，國際上電子和計算機技術(shù)較先進(jìn)的國家，一直在積極探索新的電子電路設(shè)計方法，并在設(shè)計方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計領(lǐng)域，可編程邏輯器件(如 cpld fpga的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計帶來了極大的靈活性。這些器件可以通過軟件

5、編程而對其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計可以如同軟件設(shè)計那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法、設(shè)計過程和設(shè)計觀念，促進(jìn)了eda技術(shù)的迅速發(fā)展。eda 是電子設(shè)計自動化( electronic design automation )的縮寫，在20 世紀(jì) 90年代初從計算機輔助設(shè)計(cad、計算機輔助制造(cam、計算機輔助測試(cad和 計算機輔助工程(cae的概念發(fā)展而來的。eda技術(shù)就是以計算機為工具，設(shè)計者在eda軟件平臺上，用硬件描述語言hdl完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適

6、配編譯、邏 輯映射和編程下載等工作。eda技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計的效率和可行性，減輕了設(shè)計者的勞動強度。verilog hdl 簡介verilog hdl 是一種硬件描述語言( hdl:hardware discription language ) ，是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 verilog hdl 有如下特點：1) 能夠在不同的抽象層次上，如系統(tǒng)級、行為級、 rtl 級、門級和開關(guān)級，對設(shè)計系統(tǒng)進(jìn)行精確而簡練的描述。2)能夠在每個抽象層次的描述上對設(shè)計進(jìn)行仿真驗證，及時發(fā)現(xiàn)可能

7、存在的錯誤，縮短設(shè)計周期，并保存整個設(shè)計過程的正確性。3)由于代碼描述與工藝過程實現(xiàn)無關(guān)，便于設(shè)計標(biāo)準(zhǔn)化，提高設(shè)計的可重用性。如果有c語言的基礎(chǔ)，只需很短時間就能學(xué)會和掌握verilog hdl語言，因此，verilog hdl語言可以作為學(xué)習(xí) hdl設(shè)計方法的入門和基礎(chǔ)。第3章設(shè)計說明3.1 設(shè)計思路本設(shè)計是一個具有優(yōu)先級的定時報警系統(tǒng)，整個系統(tǒng)有三部分構(gòu)成：信號輸入模塊，報警器模塊，動態(tài) led顯示模塊。信號輸入模塊對輸入信號做出響應(yīng)，輸出此時優(yōu)先級高的斷開路線號，該路線號經(jīng)過7段譯碼后送入數(shù)碼管顯示輸出。同時控制模塊還輸出錯誤信號，報警器在收到錯誤信號后產(chǎn)生一個長為10秒的脈沖，驅(qū)動后續(xù)

8、的揚聲器電路發(fā)出警報。連續(xù)發(fā)生的錯誤信號并不會導(dǎo)致報警時間延長，只有當(dāng)所有故障被排除后，報警器模塊才會復(fù)位。同時2位數(shù)碼管顯示的總是此時優(yōu)先級最高的斷開路線好，如果無故障發(fā)生，數(shù)碼管顯示00.3.2 模塊介紹(1) 信號輸入模塊此模塊共有16個撥碼開關(guān)作為輸入信號，用s1-s16表示，當(dāng)開關(guān)無輸入時，都處于低電平狀態(tài)，當(dāng)有一路斷開始，會產(chǎn)生一個ena的輸出信號，并使其值為一，以作為報警器模塊的高電平鑒別信號，同時，當(dāng)開關(guān)有輸入時，會產(chǎn)生一個六位的二進(jìn)制輸出信號num此信號表示動作的開關(guān)信號，他是作為動態(tài)顯示模塊的輸入信號。原理結(jié)構(gòu)圖如下：(2)報警模塊報警模塊共有兩個輸入信號ena和clk,

9、一個輸出信號 out當(dāng)從信號輸入模塊檢測到有開關(guān)輸入時，ena信號以置1, clk升沿考來時，有程序?qū)?out置1,蜂鳴器發(fā) 出報警信號，并且進(jìn)入一個10秒的循環(huán)周期，時間到達(dá)后，跳出循環(huán)，蜂鳴器停止報警， 原理結(jié)構(gòu)如下(3)數(shù)碼管顯示模塊num作為輸入，設(shè)為750khz的高頻信號。這個模塊有兩個輸入信號。其中一個是信號輸入模塊的輸出n4:0,另一個是時鐘輸入端，作為掃描數(shù)碼管的頻率信號，采用輸出信號為ssq ss1, ss2,是動態(tài)數(shù)碼管的片選段，當(dāng)其為 111時選中7管，為110時，選中6管。另一個輸出為0,顯示動作開關(guān)的序號。時鐘信號交替的選中6,7兩個管子，從而實現(xiàn)數(shù)碼顯示的功能。原理

10、結(jié)構(gòu)如下glk(4)頂層模塊頂層模塊的作用是將各個模塊組合到一起，從而實現(xiàn)最終的功能。其輸入極為各個模育苗。塊的輸入，兩個時鐘信號，還有16個撥碼開關(guān)的輸入，其輸出為數(shù)碼管顯示和報原理結(jié)構(gòu)圖如下：7歡在下載第四章verilog hdl設(shè)計源程序為1. 輸入模塊module in(s,ena,num);/ena作為報警器高電平的鑒別信號。input 15:0s;output ena;output6:0num;/六位二進(jìn)制輸出信號，作為動態(tài)顯示模塊的輸入信號。reg ena;reg6:0 num;always(s)beginif(s=4h0000)beginena=0;num=b0010000;e

11、ndelsebeginena=1;精品文檔if(s0=1)num=b0000000;else if(s1=1)num=b0000001;else if(s2=1)num=b0000010;else if(s3=1)num=b0000011;else if(s4=1)num=b0000100;else if(s5=1)num=b0000101;else if(s6=1)num=b0000110;else if(s7=1)num=b0000111;else if(s8=1)num=b0001000;else if(s9=1)num=b0001001;else if(s10=1)num=b00010

12、10;else if(s11=1)num=b0001011;else if(s12=1)num=b0001100;else if(s13=1)num=b0001101;else if(s14=1)num=b0001110;else if(s15=1)num=b0001111;endendendmodule2. 蜂鳴器模塊module speaker(clk,ena,cout);input clk,ena;output cout;reg cout;reg 3:0 t;always(posedge clk)beginif(ena&t11)t=t+1;if(ena)t=0;endalwaysbegi

13、nif(t=11|t=0)cout=b0;elsecout=b1;endendmodule3. 數(shù)碼顯示模塊module show(a,q,clk,ss0,ss1,ss2);input6:0a;input clk;/clk 掃描數(shù)碼管頻率信號。output6:0q;output ss0,ss1,ss2;reg6:0q;reg m;reg ss0,ss1,ss2;always(posedge clk)beginm=m+1;9歡迎下載 。精品文檔if(m=b10)m=b0;endalways(posedge clk)beginif(m=b0)beginss0=1;ss1=1;ss2=1;case(

14、a)b0000000:q=b0000110;b0000001:q=b1011011;b0000010:q=b1001111;b0000011:q=b1100110;b0000100:q=b1101101;b0000101:q=b1111101;b0000110:q=b0000111;b0000111:q=b1111111;b0001000:q=b1101111;b0001001:q=b0111111;b0001010:q=b0000110;b0001011:q=b1011011;b0001100:q=b1001111;b0001101:q=b1100110;b0001110:q=b110110

15、1;b0001111:q=b1111101;b0010000:q=b0000000;default:q=b0000000;endcaseendelse if(m=b1)beginss0=0;ss1=1;ss2output pin=38clk1;input pin=74clk2input pin=71q0output pin=175q1output pin=177q2output pin=187q3output pin=190q4output pin=192q5output pin=195q6output pin=197s0input pin=39s1input pin=40s2input pi

16、n=41s3 input pin=44s4 input pin=45s5 input pin=46s6 input pin=47s7 input pin=53s8 input pin=174s9 input pin=176s10 input pin=179s11 input pin=189s12 input pin=191s13 input pin=193s14 input pin=196s15 input pin=198ss0 output pin=75ss1 output pin=85ss2 output pin=87引線說明：前八個撥碼開關(guān)使用數(shù)字開關(guān)組b,需外接引線，后八個撥碼開關(guān)采用

17、數(shù)字開關(guān)組a,其已經(jīng)進(jìn)行內(nèi)所，無需外部接線。兩個脈沖信號需外接頻率組模塊，一個使用低頻組hz；另外一個接高頻組 750khz；兩個頻率信號白引腳分別為21和h5.附：bcd-七段數(shù)碼管的真值表輸入輸出dcbay1y2y3y4y5y6y7字形00001111 1110000010110000100101101 1101200111111 1001301000110011401011011 1011501101011 1111601111110000710001111 11118100111100119心得體會:兩周的eda課設(shè)，感覺過得很快，遇到了很多困難，通過向老師請教和同學(xué)們互相討論也解決了決大部分，感覺很充實，很欣慰。通過這次課程設(shè)計使我懂得了理論與實際相結(jié)合是很重要的，只有理論知識是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識與實踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會服務(wù)，從而提高自己的實際動手能力和獨立思考的能力。在設(shè)計的過程中遇到問題，可以說是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問題，同時在設(shè)計的過程中發(fā)現(xiàn)了自己的不足之處， 對以前所學(xué)過的知識理解得不夠深刻， 掌握得不夠牢固。參考文獻(xiàn)1鄭兆兆.eda課程設(shè)計a指導(dǎo)書.燕山大學(xué)出版社，2010年2 閻石 . 數(shù)字電子技術(shù)基礎(chǔ). 高等教育出版社 .2010 年精