60進制計數(shù)器設計

1、60進制計加法數(shù)器的設計設計報告姓名：學號：班級：應用電子1001系另1：電子工程系指導教師：時 間：2012-5-28 2012-6-11.概述2計數(shù)器設計目的3計數(shù)器設計組成32六十進制計數(shù)器設計描述 4設計的思路6設計的實現(xiàn)63. 六十進制計數(shù)器的設計與仿真7基本電路分析設計 7計數(shù)器電路的仿真104. 總結13遇到的問題及解決方法 13實驗的體會與收獲 141概述計數(shù)器是一個用以實現(xiàn)計數(shù)功能的時序部件， 它不僅可用來及脈沖數(shù)，還常用作 數(shù)子系統(tǒng)的定時、分頻和執(zhí)行數(shù)字運算以及其它特定的邏輯功能。計數(shù)器種類很多。按構成計數(shù)器中的各觸發(fā)器是否使用一個時鐘脈沖源來分， 有同步計數(shù)器和異步計數(shù)器

2、。根據(jù)計數(shù)制的不同，分為二進制計數(shù)器、十進制計 數(shù)器和任意進制計數(shù)器。根據(jù)計數(shù)器的增減趨勢，又分為加法、減法和可逆計數(shù) 器。還有可預制數(shù)和可變程序功能計數(shù)器等等。目前，無論是TTL還是CMOS集成電路，都有品種較齊全的中規(guī)模集成計數(shù)器。 使用者只要借助于器件手冊提供 的功能和工作波形圖以及引出端的排列，就能正確運用這些器件。計數(shù)器在現(xiàn)代社會中用途中十分廣泛，在工業(yè)生產(chǎn)、各種和記數(shù)有關電子產(chǎn)品。 如定時器，報警器、時鐘電路中都有廣泛用途。在配合各種顯示器件的情況下實現(xiàn)實時監(jiān)控，擴展更多功能。計數(shù)器設計目的每隔1s,計數(shù)器增1；能以數(shù)字形式顯示時間。熟練掌握計數(shù)器的各個部分的結構。計數(shù)器間的級聯(lián)。

3、不同芯片也可實現(xiàn)六十進制。計數(shù)器設計組成用兩個74IS192芯片和一個與非門實現(xiàn)。當定時器遞增到59時，定時器會自動返回到00顯示，然后繼續(xù)計時。 本設計主要設備是兩個74LS16 0同步十進制計數(shù)器，并且由200H Z 5V電源供給。作高位芯片與作低芯片位之間級聯(lián)。兩個芯片間的級聯(lián)。2六十進制計數(shù)器設計描述設計的思路芯片介紹：74LS192為加減可逆十進制計數(shù)器，CPU端是加計數(shù)器時 鐘信號，CPD是減計數(shù)時鐘信號RD=1時無論時鐘脈沖狀態(tài)如何，直 接完成清零功能。RD=0, LD=0時，無論時鐘脈沖狀態(tài)如何，輸入信 號將立即被送入計數(shù)器的輸出端，完成預置數(shù)功能。十進制可逆計數(shù)器74LS19

4、2引腳圖管腳及功能表74LS192是同步十進制可逆計數(shù)器，它具有雙時鐘輸入，并具有清除 和置數(shù)等功能，其引腳排列及邏輯符號如下所示：515 二 W 9P0QOP1QIP2Q2P3Q3CPUTCuD-CPdTCdb-PLMRCb)1412133267圖5-4 74LS192的引腳排列及邏輯符號(a)引腳排列(b)邏輯符號圖中：為置數(shù)端，為加計數(shù)端，-二為減計數(shù)端，*為非同步 進位輸出端，為非同步借位輸出端，PO、P1、P2、P3為計數(shù)器輸入端，口為清除端，QO、Q1、Q2、Q3為數(shù)據(jù)輸出端。輸、入輸出MRPLP3P2P1P0Q3Q2Q1Q0r iXXXXXXX00 :0000XXdcbadcba

5、011XXXX加計數(shù)011XXXX減計數(shù)利用兩片74IS192分別作為六十進制計數(shù)器的高位和低位，分別與數(shù) 碼管連接。把其中的一個芯片連接構成十進制計數(shù)器，另一個通過一個與門器件構成一個六進制計數(shù)器。如下圖：vcc po MR tcd Ku pl 巴 旳設計的實現(xiàn)兩芯片之間級聯(lián)；把作高位芯片的進位端與下一級up端連接這是由兩片74LS192連接而成的60進制計數(shù)器，低位是連接成為一個十進 制計數(shù)器，它的elk端接的是低位的進位脈沖。高位接成了六進制計 數(shù)器。當輸出端為 0101的時候在下個時鐘的上升沿把數(shù)據(jù)置數(shù)成 0000這樣就形成了進制計數(shù)器，連個級聯(lián)就成為了60進制計數(shù)器,分別可以作為秒和

6、分記時。方案的實現(xiàn)：使用200HZ時鐘信號作為計數(shù)器的時鐘脈沖。根據(jù)設計基理可知，計數(shù)器初值 為00,按遞增方式計數(shù)，增到59時，再自動返回到00。此電路可以作為簡易數(shù) 字時鐘的分鐘顯示。下圖為60進制計數(shù)器的總體框圖。圖1 系統(tǒng)總體框圖3.六十進制計數(shù)器的設計與仿真基本電路分析設計十進制計數(shù)器（個位）電路本電路采用 74LS160乍為十進制計數(shù)器, 它是一個具有異步清零、同步置數(shù)、可以保持狀態(tài)不變的十進制上升 沿計數(shù)器。功能表如下；表1十進制計數(shù)器功能表CPRDLDEPET工作狀態(tài)X0XX置零10XX預置數(shù)X1101保持X11X0保持1111計數(shù)連接方式如下圖:接她圖2十進制計數(shù)器（個位）

7、十進制計數(shù)器（十位）電路譯碼顯示ETQO QIQ2Q3cEP74LS1B0LDCPDQD1瑰按地圖3十進制計數(shù)器（十位） 時鐘脈沖電路接地圖4時鐘脈沖電路 置數(shù)電路譯碼顯示Q0 Q1 Q2 Q3器的LD腎圖5置數(shù)電路QB Q1 Q2 Q9譯碼顯示電路圖7譯碼顯示電路選定儀器列表儀器名稱型號數(shù)量用途同步十進制計數(shù)器74LS1922片級聯(lián)構成60進制計數(shù)器與門74ALS09N各1個輔助設計構成其他計 數(shù)器共陰極顯示器DCD-HEX2只顯示數(shù)字計數(shù)電壓源Vcc +5v1個提供電壓時鐘脈沖+5V 200Hz1個提供時鐘脈沖電壓計數(shù)器電路的仿真進入界面右擊空白處，選擇放置元件，進入元器件選擇區(qū)，選擇要放

8、置的元件, 然后單擊放置。帶 S ei fir+ a CnaponfintSmbd （4N5：）J Master Dacab-seGioup;74LS00D74L500M74LM1L74LS01Uid ell （dr lllld75TD715TD匚74S羽IS74LS JC74F7441 S討 LSC2D74L5OEH74LS03P74L3O3H74LSA4N74LSC5D74LS05klFunncniQUAD 2 INUT ANDOCMedel guHTD:74LSC8DHyperlink74L5109N74LS10D74L510H7L5112DSearchinffConpumrits： 2

9、B2放置好各種器件之后，即可進行線路連接，同時標明所需參數(shù)值。設置元器件的 參數(shù)時，用鼠標雙擊，彈出屬性對話框，分別給元件賦值，并設置名稱標號。確認電路無誤后，即可單擊仿真按鈕，實現(xiàn)對電路的仿真工作。觀察結果看是否與理論分析的預測結果相同DCD HEW13zr r4AtEDBN-lEHa -m-nJiIi*fc-it-_CUlrkm 苗 u Hi7IE1B3DWC7LB1E2D116 ACt.74AL9DPN4總結遇到的問題及解決方法 在設計過程中我查閱了大量的資料，了解了許多關于計數(shù)器設計方面 的問題，進一步理解了各種元器件的使用方法。這次課程設計讓我學到了很多，不僅掌握了簡單的電子電路的設計與 制作，也掌握了畢業(yè)設計寫作的方法和格式。在制作電路時，我深深 體會到連接電路時一定要認真仔細，每一步驟都要認真分析。本次課程設計也反映出很多問題，比如競爭一冒險現(xiàn)象是很常見的， 并且消除此現(xiàn)象并不是很容易，尤其是對結構復雜的電路而言，往往 消除了一處競爭一冒險現(xiàn)象，又產(chǎn)生了另一處，此問題需要我以后多 加注意。實驗的體會與收獲本設計原理簡單，結構清晰，較為容易仿真成功。從本次課程設計中使我獲益匪淺，在實驗過程中要用心面對每一個問題，通過不斷的努力去解決這些問 題.在解決設計問題的同時自己也在其中有所收獲。首先使我