數(shù)電實(shí)驗(yàn)教材全稿10年修改

1、數(shù)字電子技術(shù)實(shí)驗(yàn)電工電子基礎(chǔ)教學(xué)中心二00九年七月目 錄實(shí)驗(yàn)一、 常用電子儀器的使用及波形參數(shù)測量5實(shí)驗(yàn)二 集成邏輯門與三態(tài)門電路的測量10實(shí)驗(yàn)三 組合邏輯電路設(shè)計(jì)14實(shí)驗(yàn)四 譯碼器及其應(yīng)用設(shè)計(jì)14實(shí)驗(yàn)五 數(shù)據(jù)選擇器及其應(yīng)用設(shè)計(jì)26實(shí)驗(yàn)六 集成觸發(fā)器及其應(yīng)用設(shè)計(jì)32實(shí)驗(yàn)七 移位寄存器及應(yīng)用電路的設(shè)計(jì)38實(shí)驗(yàn)八 計(jì)數(shù)器及其應(yīng)用設(shè)計(jì)44實(shí)驗(yàn)九 脈沖波形的產(chǎn)生與整形電路48實(shí)驗(yàn)十 555時(shí)基電路及其應(yīng)用設(shè)計(jì)52實(shí)驗(yàn)十一 a/d、d/a轉(zhuǎn)換器的應(yīng)用57實(shí)驗(yàn)十二 大規(guī)模集成存儲器eprom的應(yīng)用63實(shí)驗(yàn)十三 數(shù)字秒表的綜合設(shè)計(jì)67實(shí)驗(yàn)十四 光控防盜報(bào)警器的設(shè)計(jì)69實(shí)驗(yàn)十五 數(shù)字石英鐘的設(shè)計(jì)71實(shí)驗(yàn)十六

2、數(shù)字頻率計(jì)的設(shè)計(jì)74實(shí)驗(yàn)十七 聲控循環(huán)彩燈的綜合設(shè)計(jì)78實(shí)驗(yàn)十八 聲光顯示智力搶答器的設(shè)計(jì)80實(shí)驗(yàn)十九 數(shù)字式交通燈控制器的綜合設(shè)計(jì)82附錄1 thd-2型數(shù)字電路實(shí)驗(yàn)箱介紹85附錄2： 集成電路應(yīng)用基本知識89附錄3 部分常用集成電路功能及引腳圖94數(shù)字電路實(shí)驗(yàn)須知一、學(xué)生實(shí)驗(yàn)守則實(shí)驗(yàn)教學(xué)是對學(xué)生進(jìn)行最佳智能培養(yǎng)的必要教學(xué)環(huán)節(jié)，也是培養(yǎng)合格人才的重要環(huán)節(jié)。學(xué)生通過科學(xué)實(shí)驗(yàn)可以培養(yǎng)自己的獨(dú)立工作能力、動(dòng)手能力、觀察能力、分析能力和創(chuàng)新能力；培養(yǎng)嚴(yán)肅認(rèn)真的科學(xué)態(tài)度，理論聯(lián)系實(shí)際和務(wù)實(shí)的作風(fēng)；通過實(shí)驗(yàn)教學(xué)深化對所學(xué)理論知識的認(rèn)識。為了嚴(yán)肅認(rèn)真地完成實(shí)驗(yàn)教學(xué)所規(guī)定的全部任務(wù)，特作如下規(guī)定，必須認(rèn)真執(zhí)

3、行。1實(shí)驗(yàn)前必須認(rèn)真預(yù)習(xí)實(shí)驗(yàn)講義，明確實(shí)驗(yàn)?zāi)康?、要求、步驟，不得盲目進(jìn)行實(shí)驗(yàn)操作。2嚴(yán)格遵守實(shí)驗(yàn)上課時(shí)間，不得無故遲到，不得早退和缺席。上實(shí)驗(yàn)課應(yīng)保持實(shí)驗(yàn)環(huán)境安靜、整潔。3學(xué)生在實(shí)驗(yàn)室上課必須嚴(yán)肅認(rèn)真，提倡創(chuàng)新。嚴(yán)格按操作規(guī)程進(jìn)行操作，認(rèn)真觀察分析實(shí)驗(yàn)現(xiàn)象，如實(shí)記錄實(shí)驗(yàn)數(shù)據(jù)，不得抄襲他人實(shí)驗(yàn)結(jié)果。4愛護(hù)實(shí)驗(yàn)室一切設(shè)備、工具、器材，各組配備的儀器工具、器材應(yīng)妥善保管，不得擅自拆卸，改裝和調(diào)換，不得搬出實(shí)驗(yàn)室。如發(fā)現(xiàn)損壞，應(yīng)及時(shí)報(bào)告指導(dǎo)教師。蓄意損壞公物，應(yīng)該照價(jià)賠償。5實(shí)驗(yàn)中應(yīng)注意安全，如遇到異常情況，應(yīng)立即切斷電源、熄滅火源、關(guān)閉水源，防止事故漫延擴(kuò)大。并保持現(xiàn)場及時(shí)報(bào)告指導(dǎo)教師作善后處理。6

4、實(shí)驗(yàn)結(jié)束后，數(shù)據(jù)交指導(dǎo)教師審閱合格后，切斷儀器電源，整理好儀器設(shè)備、工具、器材。做好清潔工作，關(guān)好門窗，水電，避免意外事故發(fā)生。7認(rèn)真完成實(shí)驗(yàn)報(bào)告，按時(shí)交指導(dǎo)教師批閱。8學(xué)生應(yīng)嚴(yán)格遵守上述規(guī)則，如有違反，應(yīng)給予批評教育。必要時(shí)，給予一定的紀(jì)律處分處理。二、數(shù)字電子技術(shù)實(shí)驗(yàn)要求1實(shí)驗(yàn)前必須認(rèn)真預(yù)習(xí)實(shí)驗(yàn)講義，明確實(shí)驗(yàn)?zāi)康?、要求、步驟、寫出預(yù)習(xí)報(bào)告及設(shè)計(jì)方案報(bào)告，交指導(dǎo)教師審閱其可行性。2指導(dǎo)教師針對設(shè)計(jì)方案報(bào)告中存在的問題加以點(diǎn)評，指出設(shè)計(jì)報(bào)告中的錯(cuò)誤。待學(xué)生修正后，方可按可行的設(shè)計(jì)方案報(bào)告進(jìn)行實(shí)驗(yàn)，認(rèn)真分析實(shí)驗(yàn)現(xiàn)象，作好實(shí)驗(yàn)記錄，不得盲目進(jìn)行實(shí)驗(yàn)和與實(shí)驗(yàn)無關(guān)的活動(dòng)。3實(shí)驗(yàn)后要認(rèn)真寫出實(shí)驗(yàn)報(bào)告，總

5、結(jié)實(shí)驗(yàn)結(jié)果，分析解釋實(shí)驗(yàn)中出現(xiàn)的各種現(xiàn)象，在實(shí)驗(yàn)后的一周內(nèi)將實(shí)驗(yàn)報(bào)告交給指導(dǎo)教師。三、實(shí)驗(yàn)報(bào)告要求實(shí)驗(yàn)報(bào)告是實(shí)驗(yàn)工作的全面總結(jié)和最終成果，要完整、真實(shí)地反映實(shí)驗(yàn)結(jié)果，以及對實(shí)驗(yàn)的改進(jìn)設(shè)想等都通過報(bào)告反映出來。因此撰寫實(shí)驗(yàn)報(bào)告也是一種基本訓(xùn)練，必須以嚴(yán)肅認(rèn)真的態(tài)度完成實(shí)驗(yàn)報(bào)告。撰寫實(shí)驗(yàn)報(bào)告要遵守一定的規(guī)范和要求。實(shí)驗(yàn)報(bào)告要求字跡整潔，文理通順，數(shù)據(jù)填入表格中，作圖齊全。實(shí)驗(yàn)報(bào)告主要內(nèi)容應(yīng)包括如下內(nèi)容：1 設(shè)計(jì)實(shí)驗(yàn)應(yīng)寫好預(yù)設(shè)計(jì)報(bào)告，并在電腦上用軟件進(jìn)行仿真。2 實(shí)驗(yàn)名稱。3 實(shí)驗(yàn)?zāi)康摹? 實(shí)驗(yàn)設(shè)備與器件（實(shí)際使用的設(shè)備、器件名稱及型號）。5 實(shí)驗(yàn)原理及電路圖（設(shè)計(jì)實(shí)驗(yàn)要求有完整的設(shè)計(jì)過程、分部電路

6、及整體電路圖）。6 實(shí)驗(yàn)數(shù)據(jù)處理要求在表格中填寫實(shí)驗(yàn)數(shù)據(jù)，注明單位，要求表格規(guī)范整齊，填寫數(shù)據(jù)認(rèn)真、工整。畫出規(guī)范的波形圖，注意相位。7 實(shí)驗(yàn)總結(jié)中要寫實(shí)驗(yàn)結(jié)果及現(xiàn)象分析、故障解決方案和課后的思考題。8 原始數(shù)據(jù)記錄不能代替實(shí)驗(yàn)報(bào)告數(shù)據(jù)。實(shí)驗(yàn)報(bào)告不按時(shí)交、報(bào)告中沒有原始數(shù)據(jù)記錄以及原始數(shù)據(jù)沒有指導(dǎo)教師簽字或偽造指導(dǎo)教師簽字，都作無效處理。實(shí)驗(yàn)一、常用電子儀器的使用及波形參數(shù)測量一、實(shí)驗(yàn)?zāi)康模?學(xué)習(xí)用tds1002或（2002）型示波器同時(shí)顯示雙蹤脈沖波形。2學(xué)習(xí)用tds1002或（2002）型測量脈沖參數(shù)。3熟悉數(shù)字實(shí)驗(yàn)平臺的功能及使用方法。二、預(yù)習(xí)要求：1預(yù)習(xí)實(shí)驗(yàn)教材相關(guān)內(nèi)容。2熟悉描述矩形

7、脈沖特性的指標(biāo)。三、實(shí)驗(yàn)原理框圖：圖11說明：1示波器從類型上分為模擬和數(shù)字示波器兩種。模擬示波原理見附實(shí)驗(yàn)一；數(shù)字示波器將輸入的模擬信號進(jìn)行a/d采樣，將采樣的點(diǎn)信號轉(zhuǎn)換為數(shù)字化的方式存儲起來，并且顯示波形。2儲存設(shè)置：在關(guān)閉示波器電源前5秒鐘的當(dāng)前設(shè)置自動(dòng)儲存。3調(diào)出設(shè)置：示波器接通電源后，自動(dòng)調(diào)出關(guān)閉電源前的最后一個(gè)設(shè)置。4默認(rèn)設(shè)置：示波器在出廠前被設(shè)置為常規(guī)操作。5單蹤顯示波形：連續(xù)按兩次ch1或ch2菜單按紐，即刪除ch1或ch2通道顯示。四、顯示圖標(biāo)說明：1 均值模式2觸發(fā)狀態(tài)顯示：r準(zhǔn)備就緒，t已觸發(fā)，正在采集3標(biāo)記顯示； 水平觸發(fā)位置 4顯示中心刻度線的時(shí)間5標(biāo)記顯示“邊沿”脈

8、沖寬度觸發(fā)電平。 6零電平標(biāo)記8顯示通道的垂直刻度數(shù) 10顯示主時(shí)基設(shè)置。12觸發(fā)使用的觸發(fā)源 16顯示觸發(fā)頻率。圖12 五、數(shù)字存儲示波器前面板圖（13）圖13六、實(shí)驗(yàn)儀器及設(shè)備：1tds1002或（2002）型、tds210型數(shù)字存儲示波器2數(shù)字實(shí)驗(yàn)平臺；信號源；直流電源。七、實(shí)驗(yàn)內(nèi)容及步驟：（一）數(shù)字存儲示波器調(diào)節(jié)1調(diào)節(jié)：按下示波器機(jī)殼上方電源開關(guān)，等待兩分鐘，示波器自檢完畢后，再進(jìn)行下一步操作。2從數(shù)字實(shí)驗(yàn)平臺上取脈沖信號f=1khz，接入示波器ch1探頭，另取二分頻脈沖信號接入ch2探頭，按下示波器面板按紐“自動(dòng)設(shè)置”按鈕,在屏上同時(shí)顯示出雙蹤脈沖波形如圖14。（二）脈沖波形參數(shù)如圖

9、14，15圖15圖141脈沖波形主要參數(shù)：峰峰值（vp-p），平均值（）、周期（t）、正脈寬（tp+）、負(fù)脈寬（tp_）、上升時(shí)間（tr）、下降時(shí)間（tf）、頻率（）2脈沖參數(shù)測量方法一：采用“自動(dòng)模式”。測量ch2通道參數(shù)。按下“自動(dòng)設(shè)置”（autoset）按鈕,參照圖1-4和示波器顯示屏右側(cè)相應(yīng)菜單，可直接按下菜單對應(yīng)選項(xiàng)按鈕（軟鍵）進(jìn)行測量，將測量結(jié)果記錄于表1-1中。（tds210型采用“測量模式”測量ch1通道參數(shù)。）表1-1序號vp-p峰峰值tp+正脈寬t周期f頻率tr上升時(shí)間tf下降時(shí)間123平均值圖17圖163脈沖參數(shù)測量方法二：采用“測量模式”測量ch1通道參數(shù)。按下ch1菜

10、單，再按下“測量”（measvre）按鈕。參照圖16，17和示波器顯示屏右側(cè)相應(yīng)選項(xiàng)菜單及旁邊對應(yīng)按鈕（軟鍵）進(jìn)行單項(xiàng)或多項(xiàng)參數(shù)測量，將測量結(jié)果記錄于表12中。（tds210型測最大值改測平均值，測最小值改測均方根值 ）表12序號vmax 最大值vmin最小值tp-負(fù)脈寬tr上升時(shí)間123平均值4“光標(biāo)”測量模式：使用光標(biāo)可快速對脈沖波形進(jìn)行時(shí)間和電壓測量。在實(shí)驗(yàn)平臺上取脈沖信號f=20khz接入ch2通道中。圖19圖18（1）測量(tr)：選取ch2通道，分別按下“測量”（measvre）按鈕和“光標(biāo)”按紐（cursor），查看“光標(biāo)菜單”；按下類型選項(xiàng)為“時(shí)間”如圖18旋轉(zhuǎn)光標(biāo)1和2旋鈕，

11、按上升時(shí)間定義測量，“光標(biāo)菜單“中的增量讀數(shù)，即為波形的上升時(shí)間。（2）光標(biāo)測量脈沖寬度（tp）：如圖19，選取被測通道。按下“光標(biāo)”（cursor）按鈕，查看“光標(biāo)菜單”，按下類型選項(xiàng)為“時(shí)間”，參照圖18，移動(dòng)光標(biāo)1和2，分別與脈沖上升邊沿和下降邊沿重合，增量的讀數(shù)即為波形的正脈寬。（三）雙蹤顯示及波形的相位關(guān)系。若要同時(shí)觀察某一電路的輸入和輸出波形，則需同時(shí)使用雙通道接入信號。其步驟為：在實(shí)驗(yàn)平臺上取脈沖信號f=20khz接入ch1通道中；另取二分頻脈沖信號接入ch2通道中，按下“自動(dòng)設(shè)置” 或“測量模式”按鈕，屏幕上將同時(shí)顯示不同頻率的雙蹤波形，將波形記錄下來，注意相位對齊，將參數(shù)記錄

12、于表1-3中。通道峰-峰值 vp-p周期 t頻率fch1ch2表13ch1tch2t八、實(shí)驗(yàn)報(bào)告要求： 1整理實(shí)驗(yàn)數(shù)據(jù)，將測量結(jié)果寫成報(bào)告。2仔細(xì)描繪波形圖，注意相位應(yīng)對齊。3總結(jié)在參數(shù)測量中，怎樣減小測量誤差？九、思考題 1總結(jié)“自動(dòng)模式”與“測量模式” 在參數(shù)測量中的區(qū)別。 2使用數(shù)字實(shí)驗(yàn)平臺時(shí)，應(yīng)注意哪些要求？實(shí)驗(yàn)二 集成邏輯門與三態(tài)門電路的測量一、實(shí)驗(yàn)?zāi)康?. 掌握cmos及ttl門及電路邏輯功能的測試方法2. 熟悉三態(tài)門的邏輯功能及典型應(yīng)用。二、實(shí)驗(yàn)儀器及器件1. 數(shù)字存儲示波器tds-10022. 數(shù)字實(shí)驗(yàn)平臺、 dt830 ( dt9901) 數(shù)字式三用表3. 器件： 74hc2

13、0、 74ls00、74ls2o、74ls125三、實(shí)驗(yàn)預(yù)習(xí)要求1閱讀ttl門電路主要參數(shù)的含義及coms門電路的特點(diǎn)。2熟悉ttl電路和coms電路的使用規(guī)則。3熟悉三態(tài)門的工作原理。四、實(shí)驗(yàn)原理1ttl電路輸入輸出電路性質(zhì)當(dāng)輸入端為高電平時(shí)，輸入電流是反向二極管的漏電流，電流極小。其方向是從外部流入輸入端。當(dāng)輸入端處于低電平時(shí)，電流由電源vcc經(jīng)內(nèi)部電路流出輸入端，電流較大，當(dāng)與上一級電路銜接時(shí)，將決定上級電路應(yīng)具的負(fù)載能力。高電平輸出電壓在負(fù)載不大時(shí)為3.5v左右。低電平輸出時(shí)，允許后級電路灌入電流，隨著灌入電流的增加，輸出低電平將升高，一般ls系列ttl電路允許灌入8ma電流，即可吸收

14、后級20個(gè)ls系列標(biāo)準(zhǔn)門的灌入電流。最大允許低電平輸出電壓為0.4v.2cmos電路輸入輸出電路性質(zhì)一般cc系列的輸入阻抗可高達(dá)1010，輸入電容在5pf以下，輸入高電平通常要求在3.5v以上，輸入低電平通常為1.5v以下。因cmos電路的輸出結(jié)構(gòu)具有對稱性，故對高低電平具有相同的輸出能力，負(fù)載能力較小，僅可驅(qū)動(dòng)少量的cmos電路。當(dāng)輸出端負(fù)載很輕時(shí)，輸出高電平將十分接近電源電壓；輸出低電平時(shí)將十分接近地電位。在高速cmos電路54/74hc系列中的一個(gè)子系列54/74hct，其輸入電平與ttl電路完全相同，因此在相互取代時(shí)，不需考慮電平的匹配問題。3集成邏輯電路的銜接在實(shí)際的數(shù)字電路系統(tǒng)中總

15、是將一定數(shù)量的集成邏輯電路按需要前后連接起來。這時(shí)，前級電路的輸出將與后級電路的輸入相連并驅(qū)動(dòng)后級電路工作。這就存在著電平的配合和負(fù)載能力這兩個(gè)需要妥善解決的問題?？捎孟铝袔讉€(gè)表達(dá)式來說明連接時(shí)所要滿足的條件voh（前級）vih（后級）vol（前級）vil（后級）ioh（前級）niih （后級）iol（前級）nil（后級） n為后級門的數(shù)目五、實(shí)驗(yàn)內(nèi)容及步驟（一）cmos及ttl與非門邏輯功能測試1. 將cmos與非門輸入端a、b、c分別接至數(shù)據(jù)開關(guān)（k1-k16），輸入d端接高電平，輸出y接至發(fā)光二極管顯示器 (l1-l16 ) 。電路如圖2-1，按表2-1記錄對應(yīng)輸出狀態(tài)。表2-1輸 入輸

16、出a b cy0 0 00 1 00 1 11 1 1圖2-1 2. 測試ttl與非門輸入負(fù)載特性，電路如圖2-2，按表2-2記錄對應(yīng)輸出狀態(tài)并理論分析輸出y值。表2-2輸 入輸出ya b cr=10kr=1500 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1圖2-23. 觀察與非門對脈沖的控制作用。與非門的一個(gè)輸入端接連續(xù)脈沖信號fcp=1khz，其余輸入端接數(shù)據(jù)開關(guān)（k1-k16）。用示波器觀察并記錄fcp和y波形，電路如圖2-3，按表2-3記錄對應(yīng)波形。表2-3輸入數(shù)據(jù)開關(guān)輸入、輸出波形fcp=1khz1fcp=1khz0 圖2-34. 用ttl與非門74

17、ls00完成“與”“或”“非”邏輯功能，畫出邏輯電路，按表2-4記錄輸出。表2-4 輸 入輸出ya b與或非0 00 11 01 1（二）三態(tài)門邏輯功能及其應(yīng)用1. 三態(tài)門邏輯功能的測試，將三態(tài)門74ls125，按電路圖2-4安裝，c和a接數(shù)據(jù)開關(guān)（k1-k16），輸出用邏輯筆測量，根據(jù)表2-5記錄結(jié)果。表2-5c（控制）a（入）y（出）00110101 圖2-4 2. 應(yīng)用： 三態(tài)門電路主要用途之一是實(shí)現(xiàn)總線傳輸，即用一個(gè)傳輸通道（稱總線）以選通方式傳送多路信息。三態(tài)門控制電路邏輯功能測試，電路如圖2-5，c 、a和b接數(shù)據(jù)開關(guān)（k1-k16）按表2-6測量并記錄結(jié)果。表2-6caby000

18、110101100110101圖2-5六、實(shí)驗(yàn)報(bào)告要求1. 整理實(shí)驗(yàn)數(shù)據(jù)，分析實(shí)驗(yàn)結(jié)果與理論值是否相符。2. cmos和ttl與非門電路多余輸入端的處理方法各有幾種？3. ttl與非門、三態(tài)門和cmos與非門的特點(diǎn)。七、思考題：在電路圖2-6中，(y1為與非門，y2為與或非門) 若要實(shí)現(xiàn)和的邏輯關(guān)系，圖中電路多余輸入端如何處理？(分別說明ttl和cmos器件)圖2-6實(shí)驗(yàn)三 組合邏輯電路設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康? 掌握半加器、全加器的構(gòu)成與邏輯功能。2 掌握組合邏輯電路的設(shè)計(jì)和實(shí)現(xiàn)方法。3 掌握二進(jìn)制數(shù)的運(yùn)算規(guī)律。二、實(shí)驗(yàn)設(shè)備與器件1數(shù)字電子技術(shù)實(shí)驗(yàn)箱2數(shù)字萬用表 3器件：74ls00、74ls20、

19、74ls86、74ls83三、實(shí)驗(yàn)預(yù)習(xí)要求1. 復(fù)習(xí)半加器、全加器的邏輯功能及組合邏輯電路的分析與設(shè)計(jì)方法。2. 根據(jù)實(shí)驗(yàn)任務(wù)要求，設(shè)計(jì)組合邏輯電路，畫出電路圖，列出所設(shè)計(jì)電路的真值表。3. 對于方案，根據(jù)實(shí)驗(yàn)任務(wù)要求設(shè)計(jì)組合電路，并寫出實(shí)驗(yàn)步驟以及測試方法。四、實(shí)驗(yàn)原理組合邏輯電路的特征是任意時(shí)刻的輸出信號僅取決于該時(shí)刻的輸入信號，與信號作用前電路原來所處的狀態(tài)無關(guān)。設(shè)計(jì)組合邏輯電路應(yīng)根據(jù)給出的實(shí)際邏輯要求，畫出實(shí)現(xiàn)這一邏輯功能的最簡單邏輯電路圖，這里所說的“最簡”，是指電路所用的器件種類最少，器件數(shù)量最少，器件之間的連線也盡可能少。使用中、小規(guī)模集成電路來設(shè)計(jì)組合邏輯電路，根據(jù)設(shè)計(jì)任務(wù)的要

20、求建立輸入、輸出變量并列出真值表，再用邏輯代數(shù)或卡諾圖化簡和變換得到最簡邏輯表達(dá)式，并按實(shí)際選用邏輯門的類型修改邏輯表達(dá)式。根據(jù)簡化后的邏輯表達(dá)式畫出邏輯圖，用標(biāo)準(zhǔn)器件構(gòu)成邏輯電路。最后，用實(shí)驗(yàn)來驗(yàn)證設(shè)計(jì)的正確性。1設(shè)計(jì)組合邏輯電路的一般步驟如圖31所示。圖3-1 組合邏輯電路流程圖2組合邏輯電路設(shè)計(jì)舉例（1）用“與非”門設(shè)計(jì)一個(gè)4變量多數(shù)表決電路。有a、b、c、d四人，當(dāng)有三人或三人以上通過（即輸入為“1”時(shí)），則為通過（輸出端z才為“1”），否則為不通過。設(shè)計(jì)步驟：根據(jù)題意列出真值表如表31所示，再填入卡諾圖表32中。表31輸入d0000000011111111a0000111100001

21、111b0011001100110011c0101010101010101輸出z0000000100010111表32 dabc000111100001111111101 由卡諾圖得出邏輯表達(dá)式，并變換成“與非”的形式 zabcbcdacdabd根據(jù)邏輯表達(dá)式畫出用“與非門”構(gòu)成的邏輯電路，如圖32所示。圖32 表決電路邏輯圖（2）用實(shí)驗(yàn)驗(yàn)證邏輯功能：在數(shù)字電路實(shí)驗(yàn)箱適當(dāng)位置選定三個(gè)14p插座，按照集成塊定位標(biāo)記插好集成塊74ls20。按實(shí)驗(yàn)原理圖32連接實(shí)驗(yàn)電路，4個(gè)輸入變量a、b、c、d分別接實(shí)驗(yàn)箱上的邏輯開關(guān)，輸出端z接邏輯電平顯示器（led）。按真值表（自擬）的要求，改變邏輯開關(guān)的狀態(tài)

22、，觀察led顯示器的狀態(tài)變化，記入真值表中，與表31進(jìn)行比較，驗(yàn)證所設(shè)計(jì)的邏輯電路是否符合要求。五、實(shí)驗(yàn)內(nèi)容加法器是算術(shù)運(yùn)算電路中的基本單元，它們是完成1位二進(jìn)制數(shù)相加的一種組合邏輯電路。加法器從功能上分為半加器、全加器、多位加法器。方案1：1 半加器組合邏輯電路的設(shè)計(jì)在加法運(yùn)算中，如果只考慮兩個(gè)加數(shù)本身相加，而不考慮低位進(jìn)位，這種加法器叫半加器。半加器和全加器是算數(shù)運(yùn)算電路中的基本單元,它們是完成一位二進(jìn)制數(shù)相加的一種組合邏輯電路。由真值表可得半加器邏輯表達(dá)式 由此得到用異或門和與門組成的半加器原理電路如圖33所示 圖33 半加器邏輯圖 圖34 74ls00(74hc00)四2輸入與非門 圖

23、35 74ls86四2輸入異或門用四2輸入異或門74ls86和二4輸入與非門74ls20組成半加器，輸入被加數(shù)a、加數(shù)b分別接邏輯開關(guān)，輸出sn、cn接led顯示器，按表33的要求輸入變量，觀察和sn、進(jìn)位數(shù)cn的邏輯狀態(tài)，并填入表33。表33 半加器真值表輸入輸出absnvcnv00011011 2. 全加器組合邏輯電路的設(shè)計(jì)全加器能進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號，它通過組合邏輯電路對二進(jìn)制數(shù)字信號進(jìn)行運(yùn)算來完成全加的邏輯功能。設(shè)計(jì)一個(gè)一位全加器，輸入被加數(shù)a、加數(shù)b，低位進(jìn)位數(shù)cn-1，輸出為全加和sn 以及向高位的進(jìn)位數(shù)cn，用四2輸入與非門74

24、ls00和四2輸入異或門74ls86實(shí)現(xiàn)。按表34加輸入變量，觀察sn、cn的邏輯狀態(tài)，并填入表34中。全加器邏輯表達(dá)式 由此得到用異或門和與門組成的全加器原理電路如圖36所示圖36 全加器邏輯圖 表34 全加器真值表 輸入輸出abcn-1snvcnv000001010011100101110111寫出設(shè)計(jì)過程畫出電路圖對表格34進(jìn)行邏輯功能測試3. 四位全加器組合邏輯電路的設(shè)計(jì)用中規(guī)模集成電路設(shè)計(jì)一個(gè)四位二進(jìn)制全加器,提供一只四位二進(jìn)制全加器74ls83,實(shí)驗(yàn)按表3-5要求進(jìn)行測試。表3-5 四位二進(jìn)制全加器邏輯功能測試表a4 a3 a2 a1b4 b3 b2 b1c4s4 s3 s2 s1

25、對應(yīng)十進(jìn)制0 0 0 10 0 0 10 1 0 00 0 1 11 0 0 00 1 1 11 0 0 11 0 0 0計(jì)算以下兩個(gè)二進(jìn)制數(shù)的和:(0001)2+(0001)2=( )2 a4 a3 a2 a1(0100)2+(0011)2=( )2 + b4 b3 b2 b1 (1000)2+(0111)2=( )2 c4 s4 s3 s2 s1(1001)2+(1000)2=( )2 圖 圖37 74ls83管腳圖4. 用與非門設(shè)計(jì)拳擊比賽裁判判定電路：設(shè)有一名主裁判和兩名副裁判，當(dāng)主裁判和至少一名副裁判判定合格，運(yùn)動(dòng)員的動(dòng)作方為成功。寫出設(shè)計(jì)過程畫出電路圖自擬表格進(jìn)行邏輯功能測試方案2

26、：設(shè)計(jì)性實(shí)驗(yàn)1用門電路設(shè)計(jì)一個(gè)輸入8421碼四舍五入電路。2用門電路設(shè)計(jì)一個(gè)一位二進(jìn)制全減器電路。3用門電路設(shè)計(jì)一個(gè)將8421bcd碼轉(zhuǎn)換為余3碼的電路。六、思考題1設(shè)計(jì)一位全加器，要求用“與或非”門實(shí)現(xiàn)。 2“與或非”門中，當(dāng)某一組與端不用時(shí)，應(yīng)做如何處理？七、實(shí)驗(yàn)報(bào)告要求1預(yù)習(xí)實(shí)驗(yàn)，寫好預(yù)習(xí)報(bào)告，根據(jù)各題的題意，列寫實(shí)驗(yàn)任務(wù)的設(shè)計(jì)過程，列出相應(yīng)的真值表，畫出設(shè)計(jì)的電路圖。2. 對所設(shè)計(jì)的電路進(jìn)行實(shí)驗(yàn)測試，記錄測試結(jié)果。3分析在實(shí)驗(yàn)中所遇到的故障、問題以及解決的方法。4. 總結(jié)用中、小規(guī)模數(shù)字集成電路設(shè)計(jì)組合邏輯電路的方法。實(shí)驗(yàn)四 譯碼器及其應(yīng)用設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?掌握譯碼器的工作原理和特點(diǎn)及

27、分類。2了解常用集成譯碼器件的使用方法。3掌握譯碼器應(yīng)用的基本設(shè)計(jì)方法。二、實(shí)驗(yàn)設(shè)備 1數(shù)字電路實(shí)驗(yàn)箱 1臺 2. 元件：74ls138、74ls00、cc4511三、實(shí)驗(yàn)預(yù)習(xí)要求1查閱本書附錄二，摘錄本實(shí)驗(yàn)所用元件引腳排列圖備用。2. 分析74ls48的功能表，了解各端口的職能及相互關(guān)系。四、實(shí)驗(yàn)原理譯碼器的邏輯功能是將每個(gè)輸入的二進(jìn)制代碼譯成對應(yīng)的輸出高、低電平信號。因此，譯碼是編碼的反操作。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存貯器尋址和組合控制信號等。不同的功能可選用不同種類的譯碼器。簡單的譯碼器可以用邏輯門或二極管矩陣來實(shí)現(xiàn)，常用的集成

28、譯碼器電路有二進(jìn)制譯碼器(也稱變量譯碼器)，二十進(jìn)制譯碼器(也稱代碼變換譯碼器)和顯示譯碼器三類。譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號輸出。1二進(jìn)制譯碼器（又稱變量譯碼器）用以表示輸入變量的狀態(tài)，如2線4線、3線8線和4線16線譯碼器。若有n個(gè)輸入變量，則有2n個(gè)不同的組合狀態(tài)，就有2n 個(gè)輸出端供其使用。而每一個(gè)輸出所代表的函數(shù)對應(yīng)于n個(gè)輸入變量的最小項(xiàng)。 二進(jìn)制譯碼器典型的集成電路有3 線8 線譯碼器74ls138，其管腳圖見圖41。圖41 二進(jìn)制譯碼器74ls138 的管腳圖除了3 個(gè)輸入端a2、a1、

29、a0，8 個(gè)輸出端、外，還有3 個(gè)附加的控制端s1、s2 和s3。當(dāng)s1=1、時(shí)，譯碼器處于工作狀態(tài)，地址碼所指定的輸出端有信號（為0）輸出，其它所有輸出端均無信號（全為1）輸出。當(dāng)s10，x時(shí)，或s1x，1時(shí)，譯碼器被禁止，所有輸出同時(shí)為1。這3 個(gè)控制端也叫做“片選”輸入端，利用片選的作用可以將多片連接起來以擴(kuò)展譯碼器的功能。其邏輯功能見表41 。表41 3線8 線二進(jìn)制譯碼器74ls138 的功能表二進(jìn)制譯碼器實(shí)際上也是負(fù)脈沖輸出的脈沖分配器。若利用使能端中的一個(gè)輸入端輸入數(shù)據(jù)信息，器件就成為一個(gè)數(shù)據(jù)分配器(又稱多路分配器)，如圖42所示。若在s1輸入端輸入數(shù)據(jù)信息，0，地址碼所對應(yīng)的輸

30、出是s1數(shù)據(jù)信息的反碼；若從端輸入數(shù)據(jù)信息，令s11、0，地址碼所對應(yīng)的輸出就是端數(shù)據(jù)信息的原碼。若數(shù)據(jù)信息是時(shí)鐘脈沖，則數(shù)據(jù)分配器便成為時(shí)鐘脈沖分配器。 圖42 作數(shù)據(jù)分配器 圖43 實(shí)現(xiàn)邏輯函數(shù)根據(jù)輸入地址的不同組合譯出唯一地址，故可用作地址譯碼器。接成多路分配器，可將一個(gè)信號源的數(shù)據(jù)信息傳輸?shù)讲煌牡攸c(diǎn)。二進(jìn)制譯碼器還能方便地實(shí)現(xiàn)邏輯函數(shù)，如圖43所示，實(shí)現(xiàn)的邏輯函數(shù)是 2顯示譯碼器為了能以十進(jìn)制數(shù)碼直觀地顯示數(shù)字系統(tǒng)的運(yùn)行數(shù)據(jù)，顯示09 和一些字符，目前廣泛使用的是七段字符顯示器，或稱七段數(shù)碼管，由七段可以發(fā)光的線段拼合而成，常見的七段字符顯示器有半導(dǎo)體數(shù)碼管和液晶顯示器兩種。半導(dǎo)體數(shù)

31、碼管的優(yōu)點(diǎn)是工作電壓低、體積小、壽命長、可靠性高，而且響應(yīng)時(shí)間短(一般不超過0.1us)，亮度比較高，缺點(diǎn)是工作電流比較大，每一段的工作電流在10ma左右。半導(dǎo)體數(shù)碼管的每個(gè)線段都是一個(gè)發(fā)光二極管（light emitting diode，簡稱led），因而也把它叫做led數(shù)碼管或led七段顯示器。為了增加使用的靈活性，同一規(guī)格的數(shù)碼管一般都有共陰極和共陽極兩種類型可供選用，其外形圖和等效電路如圖44 所示。(a) 數(shù)碼管外形圖及引腳 （b） (c)圖44 數(shù)碼管（a）外形圖； (b) 共陰極等效電路； (c) 共陽極等效電路半導(dǎo)體數(shù)碼管和液晶顯示器都可以用ttl 或cmos 集成電路直接驅(qū)動(dòng)

32、。顯示譯碼器的作用就是將bcd 代碼譯成數(shù)碼管所需要的驅(qū)動(dòng)信號，以便使數(shù)碼管用十進(jìn)制數(shù)字顯示出bcd代碼所表示的數(shù)值。此類譯碼器型號有74ls47（共陽），74ls48（共陰），cc4511（共陰）等，本實(shí)驗(yàn)系采用cc4511 bcd碼鎖存七段譯碼驅(qū)動(dòng)器。驅(qū)動(dòng)共陰極led數(shù)碼管。圖45 cc4511引腳排列其中：a、b、c、d bcd碼輸入端 a、b、c、d、e、f、g 譯 碼輸出端，輸出“1”有效，用來驅(qū)動(dòng)共陰極led數(shù)碼管。 燈 測試輸入端：當(dāng) =“0”時(shí)，便可使被驅(qū)動(dòng)數(shù)碼管的七段同時(shí)點(diǎn)亮，以檢查該數(shù)碼管各段能否正常發(fā)光。平時(shí)應(yīng)置 為高電平。 滅零輸入端：“0”時(shí)，譯碼輸出全為“0”，設(shè)置

33、滅零輸入信號的目的是為了能把不希望顯示的零熄滅。 le 鎖定端：le“1”時(shí)譯碼器處于鎖定（保持）狀態(tài)，譯碼輸出保持在le“0”時(shí)的數(shù)值，le“0”為正常譯碼。表42為bcd七段顯示譯碼器的真值表，以a3a2a1a0 表示顯示譯碼器輸入的bcd 代碼，以a、b、c、d、e、f、g表示輸出的7 位二進(jìn)制代碼，并規(guī)定用1 表示數(shù)碼管中線段的點(diǎn)亮狀態(tài)，用0 表示線段的熄滅狀態(tài)。表中列出了bcd代碼的10 個(gè)狀態(tài)與a、b、c、d、e、f、g狀態(tài)的對應(yīng)關(guān)系。cc4511內(nèi)接有上拉電阻，故只需在輸出端與數(shù)碼管筆段之間串入限流電阻即可工作。譯碼器還有拒偽碼功能，當(dāng)輸入碼超過1001時(shí)，輸出全為“0”，數(shù)碼管

34、熄滅。 表42 bcd七段顯示譯碼器的真值表輸 入輸 出ledcbaabcdefg顯示字形01111111010000000消隱0110000111111001100010110000011001011011010110011111100101101000110011011010110110110110110001111101101111110000011100011111110111001111001101110100000000消隱01110110000000消隱01111000000000消隱01111010000000消隱01111100000000消隱01111110000000消隱

35、111鎖 存鎖存由表42可以看到，與每個(gè)輸入代碼對應(yīng)的輸出不是某一根輸出線上的高、低電平，而是另一個(gè)7位的代碼了，所以，嚴(yán)格地講，把這種電路叫做代碼變換器更確切些。但習(xí)慣上都把它叫做顯示譯碼器。圖46 cc4511驅(qū)動(dòng)一位led數(shù)碼管在本數(shù)字電路實(shí)驗(yàn)裝置上已完成了譯碼器cc4511和數(shù)碼管bs202之間的連接。實(shí)驗(yàn)時(shí)，只要接通+5v電源和將十進(jìn)制數(shù)的bcd碼接至譯碼器的相應(yīng)輸入端a、b、c、d即可顯示09的數(shù)字。四位數(shù)碼管可接受四組bcd碼輸入。cc4511與led數(shù)碼管的連接如圖46所示。五、實(shí)驗(yàn)內(nèi)容方案：1驗(yàn)證二進(jìn)制譯碼器74ls138 的邏輯功能（1） 將3 線8 線二進(jìn)制譯碼器74ls

36、138 插入實(shí)驗(yàn)系統(tǒng)ic 空插座中，按圖46 連接實(shí)驗(yàn)電路，1、2、3 腳3 個(gè)輸入端a0、a1、a2接邏輯開關(guān)k1、k2、k3，4、5、6 腳3 個(gè)附加控制端s2、s3 和s1 接邏輯開關(guān)k5、k6、k4，7、9、10、11、12、13、14、15 腳作為輸出端接led顯示器。8 腳接地，16 腳接+5v 電源。圖46 74ls138 的邏輯功能測試電路（2）按表43進(jìn)行操作，利用邏輯開關(guān)k1 、k2 、k3、k4、k5、k6，控制輸入端a2、a1、a0 及附加控制端s1、s2 和s3的狀態(tài)，觀察led 輸出端、的對應(yīng)狀態(tài)，記錄結(jié)果填入表中，驗(yàn)證74ls138 的邏輯功能。表43 二進(jìn)制譯碼

37、器74ls138 的功能表2數(shù)據(jù)撥碼開關(guān)的使用。 將實(shí)驗(yàn)裝置上的四組撥碼開關(guān)的輸出ai、bi、ci、di分別接至4組顯示譯碼驅(qū)動(dòng)器cc4511的對應(yīng)輸入口，le、接至三個(gè)邏輯開關(guān)的輸出插口，接上+5v顯示器的電源，然后按功能表42輸入的要求撳動(dòng)四個(gè)數(shù)碼的增減鍵（“”與“”鍵）和操作與le、 、對應(yīng)的三個(gè)邏輯開關(guān)，觀測撥碼盤上的四位數(shù)與led數(shù)碼管顯示的對應(yīng)數(shù)字是否一致，及譯碼顯示是否正常。3.用74ls138構(gòu)成時(shí)序脈沖分配器 參照圖42和實(shí)驗(yàn)原理說明，時(shí)鐘脈沖cp頻率約為1khz,要求分配器輸出端的信號與cp輸入信號同相。 畫出分配器的實(shí)驗(yàn)電路，用示波器觀察和記錄在地址端a2、a1、a0分別

38、取000111，8種不同狀態(tài)時(shí)端的輸出波形，注意輸出波形與cp輸入波形之間的相位關(guān)系。4.用兩片74ls138組合成一個(gè)4線16線譯碼器，并進(jìn)行實(shí)驗(yàn)。方案2：設(shè)計(jì)性實(shí)驗(yàn)1.設(shè)計(jì)一臺只能接受硬幣的方便面、汽水自動(dòng)售貨機(jī)的控制電路，其框圖如圖4-7所示。要求用74ls138和74ls00實(shí)現(xiàn)。設(shè)計(jì)要求：該方便面為每袋一元六角，汽水為一元。售貨機(jī)有三個(gè)投幣口（一個(gè)為一元，一個(gè)為五角，一個(gè)為一角）。試設(shè)計(jì)該邏輯電路（把計(jì)數(shù)器的輸出當(dāng)作譯碼器輸入）；實(shí)驗(yàn)測試；并列表記錄實(shí)驗(yàn)結(jié)果。自動(dòng)售貨機(jī)一元入口 方便面出口五角入口 汽水出口一角入口圖47 自動(dòng)售貨機(jī)控制電路框圖六、思考題1.用譯碼器74ls138和適

39、當(dāng)?shù)倪壿嬮T實(shí)現(xiàn)函數(shù)：2.譯碼器還有哪些應(yīng)用？試舉例說明。七、實(shí)驗(yàn)報(bào)告要求1.整理實(shí)驗(yàn)結(jié)果（含自行設(shè)計(jì)電路），畫出實(shí)驗(yàn)電路圖，描繪觀察到的波形。2.對實(shí)驗(yàn)結(jié)果進(jìn)行分析、討論。實(shí)驗(yàn)五 數(shù)據(jù)選擇器及其應(yīng)用設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?掌握中規(guī)模集成數(shù)據(jù)選擇器的邏輯功能及使用方法；2掌握用數(shù)據(jù)選擇器構(gòu)成組合邏輯電路的方法；二、實(shí)驗(yàn)設(shè)備與器件 1數(shù)字電路實(shí)驗(yàn)箱一臺2器材：74ls1518選1數(shù)據(jù)選擇器74ls1534選1數(shù)據(jù)選擇器74ls20 4輸入2與非門三、實(shí)驗(yàn)預(yù)習(xí)要求1根據(jù)實(shí)驗(yàn)任務(wù)要求，用數(shù)據(jù)選擇器對實(shí)驗(yàn)內(nèi)容中各函數(shù)進(jìn)行設(shè)計(jì)。2列出所設(shè)計(jì)電路的真值表。3對方案2，根據(jù)實(shí)驗(yàn)任務(wù)要求設(shè)計(jì)組合電路，并寫出實(shí)驗(yàn)步驟以

40、及測試方法。四、實(shí)驗(yàn)原理數(shù)據(jù)選擇器又稱“多路開關(guān)”，是一種常用的多功能的中規(guī)模集成器件。數(shù)據(jù)選擇器在地址碼（或叫選擇控制）電位的控制下，從幾個(gè)輸入數(shù)據(jù)源中選擇一個(gè)并將其送到一個(gè)公共的輸出端。數(shù)據(jù)選擇器的功能類似一個(gè)單刀多擲開關(guān)，如圖51所示，圖中有四路數(shù)據(jù)d0d3，通過選擇控制信號 a1、a0（地址碼）從四路數(shù)據(jù)中選中某一路數(shù)據(jù)送至輸出端q。1八選一數(shù)據(jù)選擇器74ls151 圖51 4選1數(shù)據(jù)選擇器示意圖 圖 52 74ls151引腳排列74ls151為互補(bǔ)輸出的8選1數(shù)據(jù)選擇器，引腳排列如圖52，邏輯功能如表51。 選擇控制端（地址端）為a2、a1、a0，按二進(jìn)制譯碼，從8個(gè)輸入數(shù)據(jù)d0d7

41、中，選擇一個(gè)需要的數(shù)據(jù)送到輸出端y，為使能端，低電平有效。表51 74ls151的邏輯功能輸 入輸 出a2a1a0yw1010000d00001d10010d20011d30100d40101d50110d60111d7(1)使能端1時(shí)，不論a2a0狀態(tài)如何，均無輸出（y0，w1），多路開關(guān)被禁止。(2)使能端0時(shí)，多路開關(guān)正常工作，根據(jù)地址碼a2、a1、a0的狀態(tài)選擇d0d7中某一個(gè)通道的數(shù)據(jù)輸送到輸出端y。 如：a2a1a0000，則選擇d0數(shù)據(jù)到輸出端，即yd0。如：a2a1a0001，則選擇d1數(shù)據(jù)到輸出端，即yd1，其余類推。 2雙四選一數(shù)據(jù)選擇器 74ls153表52 74ls15

42、3的邏輯功能輸 入輸 出1a1a01y100001d00011d10101d20111d3所謂雙4選1數(shù)據(jù)選擇器就是在一塊集成芯片上有兩個(gè)4選1數(shù)據(jù)選擇器。引腳排列如圖53，邏輯功能如表52。圖53 74ls153引腳功能、為兩個(gè)獨(dú)立的使能端，低電平有效；a1、a0為公用的地址輸入端；1d01d3和2d02d3分別為兩個(gè)4選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端；1y、2y為兩個(gè)輸出端。（1）當(dāng)使能端（）1時(shí)，多路開關(guān)被禁止，無輸出，y0。 （2）當(dāng)使能端（）0時(shí)，多路開關(guān)正常工作，根據(jù)地址碼a1、a0的狀態(tài)，將相應(yīng)的數(shù)據(jù)d0d3送到輸出端y。 如：a1a000 則選擇do數(shù)據(jù)到輸出端，即yd0。 a1a0

43、01 則選擇d1數(shù)據(jù)到輸出端，即yd1，其余類推。數(shù)據(jù)選擇器為目前邏輯設(shè)計(jì)中應(yīng)用十分廣泛的邏輯部件，它除了具有選擇信息的功能外，還可以實(shí)現(xiàn)多路信號的分時(shí)傳輸、組合邏輯函數(shù)的構(gòu)成，數(shù)據(jù)的并串轉(zhuǎn)換和譯碼、組成數(shù)碼比較器等功能。例如，在計(jì)算機(jī)數(shù)字控制裝置和數(shù)字通信系統(tǒng)中，往往要求將并行形式的數(shù)據(jù)轉(zhuǎn)換成串行的形式。若用數(shù)據(jù)選擇器就能很容易地完成這種轉(zhuǎn)換。只要將欲變換的并行碼送到數(shù)據(jù)選擇器的信號輸入端，使組件的控制信號按一定的編碼（如二進(jìn)制編碼）順序依次變化，則在輸出端可獲得串行碼輸出，如圖54所示。圖54 變并行碼為串行碼五、實(shí)驗(yàn)內(nèi)容方案1：1驗(yàn)證“八選一” 數(shù)據(jù)選擇器74ls151 的邏輯功能及實(shí)現(xiàn)

44、并行碼變串行碼的轉(zhuǎn)換(1)將實(shí)驗(yàn)用“八選一” 數(shù)據(jù)選擇器74ls151 插入實(shí)驗(yàn)箱中的ic 插座內(nèi)，按圖55 接線。其中1、2、3、4、15、14、13、12 腳作為數(shù)據(jù)輸入端，接數(shù)據(jù)開關(guān)或邏輯開關(guān)，5、6 腳作為原碼輸出端和反碼輸出端，接led 顯示器，7 腳作為低電平選通輸入端，接數(shù)據(jù)開關(guān)或邏輯開關(guān)，8 腳接地，9、10、11 腳作為三位地址碼，接邏輯開關(guān)k1、k2、k3，16 腳接+5v 電源。圖55 “八選一” 數(shù)據(jù)選擇器74ls151 的實(shí)驗(yàn)接線圖（2）按表53的要求，利用數(shù)據(jù)開關(guān)或邏輯開關(guān)，控制數(shù)據(jù)輸入端、低電平選通輸入端和三位地址碼的狀態(tài)，觀察led輸出端的對應(yīng)狀態(tài)，填表53，證

45、明74ls151的邏輯功能。表53輸 入輸出選通地 址數(shù) 據(jù) 輸 入sa2 a 1 a 0d0 d 1 d 2 d 3 d 4 d 5 d 6 d 7y w100000000x x x0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1x x x x x x x x1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1(3)置選通端s為0電平，數(shù)據(jù)選擇器被選中，撥動(dòng)邏輯開關(guān)k1k3 分別為000，001，直到111，置數(shù)據(jù)輸入端d0d7 分別為10101010 或11110000，觀察輸出端y和w 的輸出結(jié)果，并自擬表格記錄之。實(shí)驗(yàn)結(jié)果表明，本次實(shí)驗(yàn)實(shí)現(xiàn)了并行碼變串行碼的轉(zhuǎn)換。2驗(yàn)證雙“四選一” 數(shù)據(jù)選擇器74ls153 的邏輯功能(1)將實(shí)驗(yàn)用雙“四選一”數(shù)據(jù)選擇器74ls153 插入實(shí)驗(yàn)箱中的ic插座內(nèi)，按圖56接線。其中1腳作為低電平選通輸入端