FPGA軌道交通自動售票電路_第1頁
FPGA軌道交通自動售票電路_第2頁
FPGA軌道交通自動售票電路_第3頁
FPGA軌道交通自動售票電路_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、設(shè)計一個軌道交通自動售票電路,只接受1,2,5元人民幣,每張票價定額 5 元,并支持找零。要求: (1)用狀態(tài)機方法設(shè)計;綜合。( 2)用 Verilog HDL 語言設(shè)計,用 Modelsim 軟件做功能仿真,用 Quartus II (3)將設(shè)計代碼和仿真代碼寫在作業(yè)本上。module zhaoling(clock,reset,A,ticket,change);input clock,reset;input 2:0 A;output ticket;output 2:0 change;reg 2:0 state;reg ticket;reg 2:0 change;parametersta_0

2、=3d0,sta_1=3d1,sta_2=3d2,sta_3=3d3,sta_4=3d4, sta_5=3d5;always (posedge clock or negedge reset) if(!reset)begin state=sta_0; ticket=0; change=0; end elsecase(state)sta_0:if(A = 1)begin state = sta_1; ticket=0; change=0; end else if(A = 2)begin state = sta_2; ticket=0; change=0; end else if(A = 5)beg

3、in state = sta_5; ticket=1; change=0; end elsebegin state = sta_0; ticket=0; change=0; end sta_1:if(A = 1)begin state = sta_2; ticket=0; change=0; endelse if(A = 2)begin state = sta_3; ticket=0; change=0; endelse if(A = 5)begin stateelse=sta_0; ticket=1;change=1; endbegin state sta_2:if(A = 1)begin

4、stateelse if(A = 2)begin state = sta_4; ticket=0;else if(A = 5)begin stateelse=sta_1; ticket=0;sta_3; ticket=0;sta_0; ticket=1;begin state sta_3:if(A = 1)begin stateelse if(A = 2)begin state = sta_5; ticket=1;else if(A = 5)begin stateelse=sta_2; ticket=0;sta_4; ticket=0;sta_5; ticket=1;begin state s

5、ta_4:if(A = 1)begin stateelse if(A = 2)=sta_3; ticket=0;sta_5; ticket=1;begin state = sta_5; ticket=1;else if(A = 5)begin stateelse=sta_5; ticket=1;begin state sta_5:if(A = 1)begin stateelse if(A = 2)begin state = sta_2; ticket=0;else if(A = 5)begin state = sta_5; ticket=1; else=sta_4; ticket=0;sta_

6、1; ticket=0;begin state = sta_5; ticket=0; default: state = sta_0;endcaseendmoduletimescale 1ns/1ns module test;change=0; endchange=0; endchange=0; endchange=2; endchange=0; endchange=0; endchange=0; endchange=3; endchange=0; endchange=0; endchange=1; endchange=4; endchange=0; endchange=0; endchange

7、=0; endchange=0; endchange=0; endreg Clock,Reset; reg 2:0 A; wire Ticket;wire 2:0 Change;initialbeginA=0;Reset = 1;Clock = 0;Reset = 0; #10 Reset = 1; endalways #10 Clock=Clock;initialbegin#20 A = 1;#20 A = 1;#20 A = 1;#20 A = 1;#20 A = 1;#20 A = 1;#20 A = 2;#20 A = 2;#20 A = 2;#20 A = 2;#20 A = 1;#20 A = 2;#20 A = 1;#20 A = 2;#20 A = 2;#20 A = 2;#20 A = 2;#20 A = 5;endzhaolingm

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論