電子科技大學(xué)計算機組成原理復(fù)習(xí)匯總

1、.第二章計算機中的信息表示一. 數(shù)值型數(shù)據(jù)的表示方法1. 進(jìn)位計數(shù)制及其相互轉(zhuǎn)換（二 - 八- 十- 十六進(jìn)制間的轉(zhuǎn)換）2.IEEE754 標(biāo)準(zhǔn)浮點表示格式按 IEEE754標(biāo)準(zhǔn)，常用的浮點數(shù)的格式如圖所示。數(shù)符階碼 E尾數(shù) MIEEE754 標(biāo)準(zhǔn)浮點格式IEEE754 有 3 種浮點表示格式，分別稱為：短浮點數(shù) ( 或稱短實數(shù) ) 、長浮點數(shù)（或稱長實數(shù)）、臨時浮點數(shù)（或稱臨時實數(shù)）。它們的具體格式如表所示。IEEE754 的 3 種浮點表示格式類型數(shù)符階碼尾數(shù)數(shù)總位數(shù)偏 置 值（位）（位）值（位）十六進(jìn)十進(jìn)制（位）制短浮點1823327FH127數(shù)11152643FFH1023長浮點115

2、64803FFFH16383數(shù)臨時浮點數(shù)例：將 (82.25)10轉(zhuǎn)換成短浮點數(shù)格式。1）先將 (82.25)10轉(zhuǎn)換成二進(jìn)制數(shù)(82.25)10 =(1010010.01)22）規(guī)格化二進(jìn)制數(shù) (1010010.01)21010010.01=1.010010012 63）計算移碼表示的階碼 =偏置值 +階碼真值：(127+6)10=(133)10 =(1)24）以短浮點數(shù)格式存儲該數(shù)因此：符號位 =0表示該數(shù)為正數(shù)階碼 =10000101由 3）可得尾數(shù) =0由 2）可得；尾數(shù)為23 位，不足在后面添15.位 0所以，短浮點數(shù)代碼為：0；10000101； 0表示為十六進(jìn)制代碼為：42A48

3、000H二指令信息的表示主存開辟（軟堆棧）堆棧CPU中的寄存器組組成（硬堆棧）寄存器CPU中的寄存器1. 操作數(shù)的位置外設(shè)接口中的寄存器存儲器主存（包括 cache）外存CPU內(nèi)的寄存器主存2.CPU能直接訪問的操作數(shù)位置主存Cache外設(shè)接口中的寄存器（統(tǒng)一編址）結(jié)論： CPU能夠直接訪問的操作數(shù)只能存放在主存儲器或CPU內(nèi)的寄存器中，由于主存儲器的容量遠(yuǎn)遠(yuǎn)大于CPU內(nèi)的寄存器的容量，因此CPU能夠直接訪問的操作數(shù)主要存放在主存儲器中。顯式：直接、間接、變址、基址等3. 指令給出操作數(shù)地址方式隱式：隱含約定寄存器號、主存儲器單元號簡化地址結(jié)構(gòu)的基本途徑：盡量使用隱地址。4. 尋址方式大致可將

4、眾多的尋址方式歸納為以下四大類，其它的尋址方式則是它們的變型或組合。. 立即尋址。在讀取指令時也就從指令之中獲得了操作數(shù)，即操作數(shù)包含在指令中。 直接尋址類。直接給出主存地址或寄存器編號，從CPU內(nèi)或主存單元內(nèi)讀取操作數(shù)。 間接尋址類。先從某寄存器中或主存中讀取地址，再按這個地址訪問主存以讀取操作數(shù)。 變址類。指令給出的是形式地址（不是最終地址），經(jīng)過某種變換（例如相加、相減、高低位地址拼接等） ，才獲得有效地址，據(jù)此訪問主存儲器以讀取操作數(shù)。第三章CPU 子系統(tǒng)（復(fù)習(xí)）一、 CPU 的邏輯組成及工作機制1.CPU 的邏輯組成（模型機框圖）（ 1） CPU 的邏輯組成 模型機框圖；（ 2） C

5、PU 內(nèi)每個寄存器的作用；（ 3）總線的分類及定義；（ 4）控制器的分類及區(qū)別；2.CPU 的指令流程（ 1）指令類型： MOV 指令、雙操作數(shù)算數(shù)邏輯運算指令、單操作數(shù)算是邏輯運算指令、轉(zhuǎn)移 /返回指令、轉(zhuǎn)子指令；（ 2）核心是尋址方式：立即尋址、R、 (R) 、 (R)、(R)+ 、 (R)+ 、 X(R) ；3.操作時間表的安排（微命令的安排）：.（ 1） CPU 數(shù)據(jù)通路操作：按照數(shù)據(jù)的流向分成四段ALU輸入選擇 AUL功能選擇移位器功能選擇分配脈沖（打入到寄存器中的脈沖）；（ 2）與訪問主存有關(guān)的微命令；例： MMDR CFT: M IR 、 PC+1PCET: SR . /DR ：

6、 Ri OP DMDR , MDR M , PC MAR 或 /SR . /DR : C OP DMDR , MDR M , PCMAR二、基本概念1.同步控制，異步控制？有何主要特征？應(yīng)用場合？2. 主/ 從設(shè)備，試舉例說明。3.組合邏輯控制器、微程序控制器的時序系統(tǒng)是如何劃分的？4.微命令、微操作、微指令、微指令周期、微程序？5.微程序控制器的基本思想。6.1 位全加器的結(jié)構(gòu)及關(guān)系表達(dá)式。C7.并行加法器中的串行進(jìn)位鏈結(jié)構(gòu)：n = Gn + P nCn-1并行進(jìn)位鏈結(jié)構(gòu)：Cn = Gn + P nGn-1 + P nP1C0.綜合應(yīng)用題 ( 本題共 20 分 )某計算機字長 16 位， C

7、PU內(nèi)部包含如下部件：通用寄存器 R0、R1、R2、R3，累加器 AC，算術(shù)邏輯單元 ALU 及其數(shù)據(jù)暫存器 A 和 B，程序計數(shù)器 PC，指令寄存器 IR，存儲器地址寄存器 MAR，存儲器 讀數(shù)據(jù)緩沖器 MER，存儲器 寫數(shù)據(jù)緩沖器 MDR。ALU支持加（ A+B）、減（ A-B）、與（ AB）、或（ A B） 4 種算術(shù)邏輯運算，分別由 Add、 Sub、 And、 Or 4 個控制信號控制。所有寄存器、數(shù)據(jù)總線及內(nèi)總線均為16 位。題七圖是該CPU內(nèi)部數(shù)據(jù)通路圖。加法運算指令A(yù)DD R1，1000H(R2)。其中源操作數(shù)1000H(R2) 是變址尋址，目的操作數(shù) R1 是寄存器直接尋址，

8、指令編碼長度32 位，指令編碼格式如下：Opcode(8)Ms(2) Rs(2) Mt(2) Rt(2)Opcode：操作碼Offset ：位移量Ms ：源 操作數(shù)尋址方式Rs：源寄存器Offset(16)Rt：目的寄存器Mt ：目的 操作數(shù)尋址方式請根據(jù)數(shù)據(jù)通路分析該指令執(zhí)行過程，把指令執(zhí)行過程中各時鐘周期的微操作及應(yīng)處于有效狀態(tài)的控制信號填入下表（參照表中已給出的取指令周期的表示方法）。題七圖.第四章存儲系統(tǒng)（復(fù)習(xí)）一、本章的重點：主存的邏輯設(shè)計1. 總?cè)萘浚杭醋謹(jǐn)?shù)位數(shù)2. 需要確定可供選用的存儲芯片，即什么類型、型號的存儲芯片：(1) 位擴展(2) 字?jǐn)?shù) ( 編址空間 ) 擴展3. 總線

9、：地址總線AB：高位（或較高位）地址譯碼產(chǎn)生若干不同片選信號選擇芯片；低位地址線直接送往各芯片，以選擇片內(nèi)的某個單元；控制總線中的R/W總線（僅一條）：分別與每一組芯片連接，控制信息的傳輸方向（ CPU M 或 MCPU）數(shù)據(jù)總線 DB：分別與系統(tǒng)總線、每一組芯片連接，實現(xiàn)存儲器與CPU之間信息的傳輸；二、基本概念1. 三級存儲體系結(jié)構(gòu)：分為“高速緩沖存儲器主存外存”三個層次，每層作用；2. 存儲器分類：磁芯存儲器 半導(dǎo)體存儲器、磁表面存儲器、光盤存儲器3. 存取方式(1) 隨機存取存儲器（ RAM）：(2) 只讀存儲器（ ROM）(3) 順序存取存儲器（ SAM）.(4) 直接存取存儲器（

10、DAM）4. 半導(dǎo)體存儲器是構(gòu)成主存的單元 。ECL雙極型特點：存取速度非?？?，功耗大，集很低，如cacheTTL半導(dǎo)體SARM：特點：速度快，功耗較低，集成度較高存儲器分類MOS 型DRAM：特點：速度較快，功耗很低，集成度很高(1) 靜態(tài)存儲器：是依靠雙穩(wěn)態(tài)觸發(fā)器的兩個穩(wěn)定狀態(tài)保存信息。(2) 動態(tài)存儲器：是依靠電容上的存儲電荷暫存信息。5. 刷新、重寫 ( 再生 )6.集中刷新刷新周期的方式分散刷新異步刷新最大刷新周期 2ms，刷新周期： 2ms/行數(shù)第四章存儲系統(tǒng)（復(fù)習(xí)）一、本章的重點：主存的邏輯設(shè)計1. 總?cè)萘浚杭醋謹(jǐn)?shù)位數(shù)2. 需要確定可供選用的存儲芯片，即什么類型、型號的存儲芯片：

11、(1) 位擴展(2) 字?jǐn)?shù) ( 編址空間 ) 擴展3. 總線：地址總線AB：高位（或較高位）地址譯碼產(chǎn)生若干不同片選信號選擇芯片；低位地址線直接送往各芯片，以選擇片內(nèi)的某個單元；.控制總線中的R/W總線（僅一條）：分別與每一組芯片連接，控制信息的傳輸方向（ CPU M 或 MCPU）數(shù)據(jù)總線 DB：分別與系統(tǒng)總線、每一組芯片連接，實現(xiàn)存儲器與CPU之間信息的傳輸；二、基本概念1. 三級存儲體系結(jié)構(gòu)：分為“高速緩沖存儲器主存外存”三個層次，每層作用；2. 存儲器分類：磁芯存儲器 半導(dǎo)體存儲器、磁表面存儲器、光盤存儲器3. 存取方式(1) 隨機存取存儲器（ RAM）：(2) 只讀存儲器（ ROM）

12、(3) 順序存取存儲器（ SAM）(4) 直接存取存儲器（ DAM）4. 半導(dǎo)體存儲器是構(gòu)成主存的單元 。ECL雙極型特點：存取速度非?？?，功耗大，集很低，如cacheTTL半導(dǎo)體SARM：特點：速度快，功耗較低，集成度較高存儲器分類MOS 型DRAM：特點：速度較快，功耗很低，集成度很高(1) 靜態(tài)存儲器：是依靠雙穩(wěn)態(tài)觸發(fā)器的兩個穩(wěn)定狀態(tài)保存信息。(2) 動態(tài)存儲器：是依靠電容上的存儲電荷暫存信息。5. 刷新、重寫 ( 再生 ).6.集中刷新刷新周期的方式分散刷新異步刷新最大刷新周期 2ms，刷新周期： 2ms/行數(shù)第五章輸入 / 輸出系統(tǒng)（復(fù)習(xí)）一、中斷控制方式與接口（本章重點）1. 中斷

13、控制方式的定義、實質(zhì)、特點、響應(yīng)時機；2. 中斷向量、中斷向量表、向量地址；向量中斷方式、非向量中斷方式；3. 中斷響應(yīng)： IT 周期的流程；4. 中斷處理：單級中斷、多重中斷；5. 中斷接口的組成及每部分的功能。二、基本概念1. 主機與外設(shè)的連接方式有哪幾種，各有什么特點？2. 總線的定義，總線的分類方式？3. 接口的定義，功能，分類方式？4. 直接程序傳送方式的定義，特點？5. DMA 方式的定義、實質(zhì)、特點、響應(yīng)時機；6. DMA 的初始化有那幾個階段？第六章 輸入 / 輸出設(shè)備及接口（復(fù)習(xí)）6.3 顯示設(shè)備及接口.顯示過程一.VRAM（獨立顯卡）：顯示內(nèi)容 + 屬性內(nèi)容1. 字符顯示方

14、式（黑白顯示器）（ 1）VRAM 存放信息：字符的 ASCII 編碼；（ 2）VRAM 的容量（基本顯示內(nèi)容）：行列，如：分辨率 25 行80 列；2. 圖形顯示方式（彩色顯示器）（ 1）VRAM 存放信息：圖形的像素；（ 2）VRAM 的容量（基本顯示內(nèi)容） ：（點線） /8 ，如：分辨率1024 線 768 點；二 . 字符點陣圖形：字符發(fā)生器 ROM 的容量（1）行容量 =1B （5 點行容量 8 點） =2B （9 點行容量 16 點）.（2）字符發(fā)生器 ROM 的容量 =行容量行數(shù)3.訪問字符發(fā)生器ROM 中的字符點陣方式高位地址編碼訪問 ROM中的某一個字符點陣， 低位地址編碼訪問

15、該字符點陣的某一行點陣代碼。4. 在屏幕上如何顯示一排字符行采用對一排的所有字符的點陣進(jìn)行逐行依次掃描。 例如，某字符行欲顯示的字符是ABCT，當(dāng)電子束掃描該字符行第一條光柵時，顯示電路根據(jù)各字符編碼依次從字符發(fā)生器取出 A 、B、C、 、 T 各個字符的第一行點陣代碼， 并在字符行第一條掃描線位置上顯示出這些字符的第一行點陣； 然后再掃描下一條光柵， 依次取出該排各個字符的第二行代碼，并在屏幕上掃出它們的第二行點陣。三. 同步控制不論字符顯示還是圖形顯示，都要求行、場掃描和視頻信號的發(fā)送在時間上要完全同步，即當(dāng)電子束掃描到某字符或某像點的位置時，相應(yīng)的視頻信號必須同時輸出。為此，在CRT 顯示器中設(shè)置了幾個計數(shù)器，對顯示器的主頻脈沖進(jìn)行分頻，產(chǎn)生各種時序信號來控制對 VRAM 的訪問、對 CRT 的水平掃描和垂直掃描，以及視頻信號的產(chǎn)生等。字符方式和圖形方式下對計數(shù)器的設(shè)置是有區(qū)別的。1.字符顯示的同步控制四級：點計數(shù)、字符計數(shù)、線計數(shù)、行計數(shù)；（1）點計數(shù)：字符區(qū)內(nèi)的橫向點數(shù)（即每個字符