串入并出轉(zhuǎn)換器設(shè)計_第1頁
串入并出轉(zhuǎn)換器設(shè)計_第2頁
串入并出轉(zhuǎn)換器設(shè)計_第3頁
串入并出轉(zhuǎn)換器設(shè)計_第4頁
串入并出轉(zhuǎn)換器設(shè)計_第5頁
免費預(yù)覽已結(jié)束，剩余1頁可下載查看

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、基于FPGA的數(shù)字系統(tǒng)設(shè)計第一次課程作業(yè)題目：串入并出轉(zhuǎn)換器設(shè)計 2015/3/28推薦精選一、 要求設(shè)計一個串入并出轉(zhuǎn)換器。輸入是8bit數(shù)據(jù)，輸出是32bit數(shù)據(jù)。給出AMSD圖和HDL設(shè)計描述。提交紙質(zhì)文檔。二、 設(shè)計思路輸入數(shù)據(jù)為8bit 的data，輸出為32bit 的R0。定義了reg型的寬度為8bit的a、b、c三個中間變量，以及2bit的reg型變量i 。 復(fù)位信號rst為低電平有效，當(dāng)rst有效時： i 、R0 、a 、b 、c 的值初始化為0。 當(dāng)rst值為1時 ：運用case（i）語句，狀態(tài)為00時data值存于a寄存器中，狀態(tài)為01時data值存于b寄存器中，狀態(tài)為10

2、時data值存于c寄存器中，狀態(tài)為11時輸出R0 且R0=data7：0,c,b,a。其中在測試文件中，我將data值從0開始每個一個時鐘周期自加1以產(chǎn)生串行輸入的data數(shù)據(jù)。(注：由于data先輸入的數(shù)據(jù)為R0輸出數(shù)據(jù)的低位故R0=data7：0, c, b, a)三、 HDL設(shè)計描述module inoutchange(clk,rst,data,R0);input clk;input rst;input 7:0data;output R0;reg 31:0R0;reg 1:0i;reg 7:0a;reg 7:0b;reg 7:0c;always (posedge clk or neged

3、ge rst)推薦精選if(!rst) begin i=0; R0=0; a=0; b=0; c=0; endelsebegin i=i+1;case(i)2b00:a = data;2b01:b = data;2b10:c = data;2b11:R0 = data7:0,c,b,a;default: beginR0=0;i=0;endendcase endendmodule推薦精選四、 ASMD圖五、 ModelSim仿真圖推薦精選仿真分析：當(dāng)rst=1時，每個時鐘周期內(nèi)data串行輸入一個8bit的數(shù)據(jù)，四個時鐘周期后R0并行輸出一個32bit的數(shù)據(jù)。如上圖所示，data輸入為0001010 0001011 0001100 00001101，R0輸出為00001101000110000010110001010。(注：由于data

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論