電子技術(shù)基礎(chǔ)第五版答案康華光

1、第一章 數(shù)字邏輯習(xí)題11 數(shù)字電路與數(shù)字信號(hào)圖形代表的二進(jìn)制數(shù)010110100114 一周期性數(shù)字波形如圖題所示，試計(jì)算：(1)周期；(2)頻率；(3)占空比例MSBLSB0 1 2 11 12(ms)解：因?yàn)閳D題所示為周期性數(shù)字波，所以兩個(gè)相鄰的上升沿之間持續(xù)的時(shí)間為周期， T=10ms 頻率為周期的倒數(shù)， f=1/T=1/0.01s=100HZ占空比為高電平脈沖寬度與周期的百分比， q=1ms/10ms*100%=10%1.2 數(shù)制將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，八進(jìn)制數(shù)和十六進(jìn)制數(shù)(要求轉(zhuǎn)換誤差不大于 42.(2) 127 (4)2.718解：(2) (127) D=-仁(1000000

2、0) B-1= (1111111) B= (177) 0=( 7F) H 72(4)(2.718 ) D=(10.1011)B=(2.54)O=(2.B)H1.4 二進(jìn)制代碼將下列十進(jìn)制數(shù)轉(zhuǎn)換為8421BCD碼：( 1 ) 43 ( 3) 254.25解：(43) D=( 01000011) BCD試用十六進(jìn)制寫書下列字符繁榮ASCI碼的表示：P28(1) + (2) (3) you (4)43解：首先查出每個(gè)字符所對(duì)應(yīng)的二進(jìn)制表示的數(shù)表示。asci碼，然后將二進(jìn)制碼轉(zhuǎn)換為十六進(jìn)制(1) “+” 的 ASCH 碼為 0101011,則(00101011) B= ( 2B) H(2) 的 ASC

3、H 碼為 1000000,(01000000)B=(40)H79,6F,75(3) you的ASCH碼為本1111001,1101111,1110101,對(duì)應(yīng)的十六進(jìn)制數(shù)分別為(4) 43的ASCH碼為0110100,0110011,對(duì)應(yīng)的十六緊張數(shù)分別為34,331.6 邏輯函數(shù)及其表示方法L 的波形。在圖題中，已知輸入信號(hào) A, B的波形，畫出各門電路輸出解: (a) 為與非, (b) 為同或非,即異或第二章 邏輯代數(shù) 習(xí)題解答用真值表證明下列恒等式(3) ABABAB =+ (A B) =AB+AB解：真值表如下ABABABABABAB+AB00010110110000101001001

4、11由最右邊2欄可知，與AB+AB勺真值表完全相同。用邏輯代數(shù)定律證明下列等式(3)()AABCACDCDEACDE+=+解： ()AABCACDCDE+(1) ABCACDCDE=+AACDCDE=+ACDCDE=+ACDE=+用代數(shù)法化簡(jiǎn)下列各式(3)()ABCBC+解： ()ABCBC+()(ABCBC=+ABACBBBCCBC=+ (1ABCABB=+ABC=+ (6)()()()(ABABABAB+解： ()()()(ABABABAB+()()ABABABAB=.+.+BABAB=+ABB=+AB=+AB=(9)ABCDABDBCDABCBDBC+解： ABCDABDBCDABCBD

5、BC+()()()()ABCDDABDBCDCBACADCDBACADBACDABBCBD=+=+=+=+=+畫出實(shí)現(xiàn)下列邏輯表達(dá)式的邏輯電路圖，限使用非門和二輸入與非門(1) LABAC=+(2) ()LDAC=+(3) ()(LABCD=+L 的最簡(jiǎn)與或表達(dá)式222 已知函數(shù)L (A, B, C, D)的卡諾圖如圖所示，試寫出函數(shù)解： (,)LABCDBCDBCDBCDABD=+用卡諾圖化簡(jiǎn)下列個(gè)式( 1) ABCDABCDABADABC+解： ABCDABCDABADABC+()()()()()ABCDABCDABCCDDADBBCCABCDD=+ABCDABCDABCDABCDABCD

6、ABCDABCD=+(6) (,)(0,2,4,6,9,13)(1,3,5,7,11,15)LABCDmd=+2 2解：LAD=+(7) (,)(0,13,14,15)(1,2,3,9,10,11)LABCDmd=+22解:LADACAB=+已知邏輯函數(shù)LABBCCA=+試用真值表，卡諾圖和邏輯圖（限用非門和與非門）表示 解:1 由邏輯函數(shù)寫出真值表ABCL000000110101010011011110111102由真值表畫出卡諾圖3由卡諾圖 , 得邏輯表達(dá)式 LABBCAC=+用摩根定理將與或化為與非表達(dá)式LABBCACABBCAC=+=.4由已知函數(shù)的與非 - 與非表達(dá)式畫出邏輯圖第三章

7、習(xí)題3.1 MOS 邏輯門電路根據(jù)表題 所列的三種邏輯門電路的技術(shù)參數(shù)， 試選擇一 種最合適工作在高噪聲 環(huán)境下的門電路。表題 邏輯門電路的技術(shù)參數(shù)表(min)/OHVVVOL(max)/V(min)/IHVV(max)/ILVV邏輯門 A2.40.420.8邏輯門 B3.50.22.5 0.6邏輯門 C 4.20.23.20.8解：根據(jù)表題 所示邏輯門的參數(shù)，以及式( )和式( )，計(jì)算出邏輯門 A 的高電平和低電平噪聲容限分別為：NHAV= =2.4V 2V=0.4V (min)OHV(min)IHV(max)NLAV=0.8V0.4V=0.4V (max)ILV(max)OLV同理分別求

8、出邏輯門B和C的噪聲容限分別為：NHBV=1VNLBV=0.4VNHCV=1VNLCV=0.6V電路的噪聲容限愈大 , 其抗干擾能力愈強(qiáng) ,綜合考慮選擇邏輯門C根據(jù)表題 所列的三種門電路的技術(shù)參數(shù) ,計(jì)算出它們的延時(shí) -功耗積 ,并確定哪一 種邏輯門性能最好表題 邏輯門電路的技術(shù)參數(shù)表/pLHtn /pHLtn/DPmW邏輯門 A11.216邏輯門 B568邏輯門 C10101解: 延時(shí)-功耗積為傳輸延長(zhǎng)時(shí)間與功耗的乘積 , 即DP= tpdPD根據(jù)上式可以計(jì)算出各邏輯門的延時(shí) - 功耗分別為ADP =2PLHPHLtt+DP=(11.2)2ns+*16mw=17.6* 1210.J=17.6

9、PJ同理得出：BDP=44PJ CDP=10PJ,邏輯門的DP值愈小，表明它的特性愈好，所以邏輯門C的 性能最好 .為什么說74HC系列CMO與非門在+5V電源工作時(shí)，輸入端在以下四種接法下都屬于邏輯 0: (1) 輸入端接地 ; (2) 輸入端接低于 1.5V 的電源 ; (3) 輸入端接同類與非門的輸 出低電壓0.1V; (4)輸入端接10k Q的電阻到地.解：對(duì)于74HC系列CM0S1電路來說,輸出和輸入低電平的標(biāo)準(zhǔn)電壓值為：OLV=0.1V， ILV=1.5V， 因此有 :(1) =0 ViILV=1.5V, 屬于邏輯門 0(2) 1.5V=ViILV, 屬于邏輯門 0(3) 0.1V

10、iILV=1.5V, 屬于邏輯門 0 由于CMOS!的柵極電流非常小，通常小于1uA,在10k Q電阻上產(chǎn)生的壓降小于10mV即Vi0.01V2.1V時(shí)，將使T1的集電結(jié)正偏，T2, T3處于飽和狀態(tài)，這時(shí) VB1被鉗位在2.4V，即T1的發(fā)射結(jié)不可能處于導(dǎo)通狀態(tài)，而是處于反偏截止。由(1) (2),當(dāng)VB1A 2.1V，與非門輸出為低電平。(4) 與非門輸入端接10k Q的電阻到地時(shí)，教材圖的與非門輸入端相當(dāng)于解圖所示。這時(shí)輸入電壓為VI=(Vcc-VBE)=10 ( 5-0.7 ) (10+4) =3.07V。若 T1 導(dǎo)通，則 VBI=3.07+ VBE=3.07+0.5=3.57 V

11、。但 VBI 是個(gè)不可能大于 2.1V 的。當(dāng) VBI=2.1V 時(shí)，將 使T1管的集電結(jié)正偏，T2, T3處于飽和，使 VBI被鉗位在2.1V，因此，當(dāng)RI=10k Q時(shí)，T1 將處于截止?fàn)顟B(tài)，由( 1)這時(shí)相當(dāng)于輸入端輸入高電平。設(shè)有一個(gè)74LS04反相器驅(qū)動(dòng)兩個(gè) 74ALS04反相器和四個(gè)74LS04反相器。(1)問 驅(qū)動(dòng)門是否超載？( 2)若超載，試提出一改進(jìn)方案；若未超載，問還可增加幾個(gè)74LS04門？解：(1)根據(jù)題意，74LS04為驅(qū)動(dòng)門，同時(shí)它有時(shí)負(fù)載門，負(fù)載門中還有 74LS04。從主教材附錄 A查出74LS04和74ALS04的參數(shù)如下(不考慮符號(hào))74LS04： =8mA

12、,=0.4mA;=0.02mA. (max)OLI(max)OHI(max)IHI4 個(gè) 74LS04 的輸入電流為：4=4(max)ILI X 0.4mA=1.6mA, 4=4(max)IHI X 0.02mA=0.08mA2 個(gè) 74ALS04 的輸入電流為：2=2(max)ILI X 0.1mA=0.2mA,2=2(max)IHI X 0.02mA=0.04mA 拉電流負(fù)載情況下如圖題解(a)所示，74LS04總的拉電流為兩部分，即 4個(gè)74ALS04的高電平輸入電流的最大值4=0.08mA電流之和為0.08mA+0.04mA=0.12mA.而74LS04能提供0.4mA的拉電流，并不超

13、載。(max)IHI 灌電流負(fù)載情況如圖題解(b)所示，驅(qū)動(dòng)門的總灌電流為1.6mA+0.2mA=1.8mA.而74LS04能提供8mA的灌電流，也未超載。(2)從上面分析計(jì)算可知，74LS04所驅(qū)動(dòng)的兩類負(fù)載無論書灌電流還是拉電流均未超圖題所示為集電極門74LS03驅(qū)動(dòng)5個(gè)CMO邏輯門，已知 OC門輸管 截止時(shí)的漏電流=0.2mA;負(fù)載門的參數(shù)為：=4V,=1V,=1A試計(jì)算上拉電阻的值。從主教材附錄 A查得74LS03的參數(shù)為：=2.7V，=0.5V，=8mA根據(jù)式()形式()可以計(jì)算出上拉電阻的值。灌電流情況如圖題解 (a)所示，74LS03 輸出為低電平，=5(min)OHV(max)

14、OLV(max)OLI(ILtotalllLI=5X 0.001mA=0.005mA,有=(min)pR(max)(max)()DDOLOLILtotalVVII.(54)(80.005)VmA.0.56K Q拉電流情況如圖題解(b)所示，74LS03輸出為高電平，(IHtotalI=5IHI=50.001mA=0.005mA X由于 為了保證負(fù)載門的輸入高電平，取=4V有(min)OHV(min)IHV(min)OHV (max)PR=(min)()()DDHOLtotalIHtotalVVoII.+VmA.=4.9K Q綜上所述，PR的取值范圍為 0.56 Q4.9 Q設(shè)計(jì)一發(fā)光二極管(L

15、ED)驅(qū)動(dòng)電路,設(shè)LED的參數(shù)為FV=2.5V, DI=4.5Ma;若=5V,當(dāng) LED發(fā)亮?xí)r，電路的輸出為低電平，選出集成門電路的型號(hào)，并畫出電路圖.CCV解：設(shè)驅(qū)動(dòng)電路如圖題解 所示，選用74LSO4作為驅(qū)動(dòng)器件，它的輸出低電平電流=8mA, =0.5V, 電路中的限流電阻 (max)OLI(max)OLVR=(max)CCFOLDVVVI.=4.5vmA.444 Q第四章 組合邏輯 習(xí)題解答4. 1. 2組合邏輯電路及輸入波形(A.B)如圖題所示，試寫出輸出端的邏輯表達(dá)式 并畫出輸出波形。412.bmp4121.bmp解：由邏輯電路寫出邏輯表達(dá)式LABABAB=+=.首先將輸入波形分段，

16、然后逐段畫出輸出波形。當(dāng) A.B 信號(hào)相同時(shí)，輸出為 1，不同時(shí)，輸出為 0 ，得到輸出波形。如圖所示 4122.bmp3 時(shí)，421 試用 2輸入與非門設(shè)計(jì)一個(gè) 3 輸入的組合邏輯電路。當(dāng)輸入的二進(jìn)制碼小于 輸出為 0；輸入大于等于 3 時(shí)，輸出為 1。解： 根據(jù)組合邏輯的設(shè)計(jì)過程，首先要確定輸入輸出變量，列出真值表。由卡諾圖化簡(jiǎn) 得到最簡(jiǎn)與或式，然后根據(jù)要求對(duì)表達(dá)式進(jìn)行變換，畫出邏輯圖1）設(shè)入變量為輸出變量為L(zhǎng),根據(jù)題意列真值表A B C L00000010011111001101111011112) 由卡諾圖化簡(jiǎn)，經(jīng)過變換得到邏輯表達(dá)式4211.bmp*LABCABC=+=3) 用 2

17、輸入與非門實(shí)現(xiàn)上述邏輯表達(dá)式4212.bmp4 27 某足球評(píng)委會(huì)由一位教練和三位球迷組成，對(duì)裁判員的判罰進(jìn)行表決。當(dāng)滿足以 下條件時(shí)表示同意；有三人或三人以上同意，或者有兩人同意，但其中一人是叫教練。試用 2 輸入與非門設(shè)計(jì)該表決電路。解：1 )設(shè)一位教練和三位球迷分別用 A和表示，并且這些輸入變量為 1時(shí)表示同 意，為0時(shí)表示不同意，輸出L表示表決結(jié)果。L為1時(shí)表示同意判罰，為0時(shí)表示不同意。 由此列出真值表輸入 輸出A B C D L000001000100001100100001001100011111000010010101101111100111011101111112 ）由真值表

18、畫卡諾圖427.bmp由卡諾圖化簡(jiǎn)得 L=AB+AC+AD+BCD由于規(guī)定只能用 2 輸入與非門，將上式變換為兩變量的與非與非運(yùn)算式*LABACADBCDABACADBCD=3）根據(jù) L 的邏輯表達(dá)式畫出由 2 輸入與非門組成的邏輯電路4273.bmp4 33 判斷圖所示電路在什么條件下產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，怎樣修改電路能消除競(jìng)爭(zhēng)冒險(xiǎn)433.bmp解： 根據(jù)電路圖寫出邏輯表達(dá)式并化簡(jiǎn)得 *LABBC=+當(dāng)a=0, C=1時(shí)，LBB=+有可能產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，為消除可能產(chǎn)生的競(jìng)爭(zhēng)冒險(xiǎn), 增加乘積項(xiàng)使 AC ，使 *LABBCAC=+ ，修改后的電路如圖4332.bmp444試用74HC147設(shè)計(jì)鍵盤編碼電路

19、，十個(gè)按鍵分別對(duì)應(yīng)十進(jìn)制數(shù)09，編碼器的輸出為8421BCD碼。要求按鍵9的優(yōu)先級(jí)別最高，并且有工作狀態(tài)標(biāo)志，以說明沒有按鍵按下和 按鍵 0 按下兩種情況。解：真值表電路圖用譯碼器74HC138和適當(dāng)?shù)倪壿嬮T實(shí)現(xiàn)函數(shù)F=.解：將函數(shù)式變換為最小項(xiàng)之和的形式F=將輸入變量 A B、C分別接入、端，并將使能端接有效電平。由于74HC138是低電平有效輸出，所以將最小項(xiàng)變換為反函數(shù)的形式在譯碼器的輸出端加一個(gè)與非門，實(shí)現(xiàn)給定的組合函數(shù)。4414七段顯示譯碼電路如圖題4.4.14( a)所示，對(duì)應(yīng)圖題4. 4, 14( b)所示輸人波形，試確定顯示器顯示的字符序列解：當(dāng)LE=O時(shí)，圖題4，4。 14(

20、a)所示譯碼器能正常工作。所顯示的字符即為A2A2A1A所表示的十進(jìn)制數(shù)，顯示的字符序列為 0、1、6、9、4。當(dāng)LE由0跳變1時(shí)，數(shù)字4被鎖 存，所以持續(xù)顯示 4。試用4選1數(shù)據(jù)選擇器74HC153產(chǎn)生邏輯函數(shù).(,)(1,2,6,7)LABCm= 工 解：74HC153的功能表如教材中表解 4419所示。根據(jù)表達(dá)式列出真值表如下。 將變量A、B分別接入地址選擇輸入端、，變量C接入輸入端。從表中可以 看出輸出L與變量C之間的關(guān)系，當(dāng) AB=00時(shí)，L = C,因此數(shù)據(jù)端1S0S0I 接 C;當(dāng) AB=01時(shí)， L=,C1I接；當(dāng)AB為10和11時(shí)，L分別為0和1，數(shù)據(jù)輸入端C2I 和 3I

21、分別接 0和 1。由此可得邏輯函數(shù)產(chǎn)生器，如圖解 所示。輸入輸出ABC000L=C00110101LC=01101010101101111114421 應(yīng)用74HC151實(shí)現(xiàn)如下邏輯函數(shù)。解： 1 .1 54mmmCBACBACBAF+=+=D1=D4=D5=1 其他=04, 4. 26試用數(shù)值比較器 74HC85設(shè)計(jì)一個(gè)8421BCD碼有效性測(cè)試電路，當(dāng)輸人 為8421BCD碼時(shí)，輸出為1，否則為0。解：測(cè)試電路如圖題解 4. 4. 26所示，當(dāng)輸人的08421BCD碼小于1010時(shí)，F(xiàn)Av B輸出為1,否則 0 為 0。 14. 4. 31由4位數(shù)加法器74HC283構(gòu)成的邏輯電路如圖題

22、4。4. 31所示，M和 N 為控制端，試分析該電路的功能。解：分析圖題4. 4, 31所示電路，根據(jù) MN的不同取值，確定加法器74HC283的輸入端 B3B2B1B0的值。當(dāng) MN= 00時(shí)，加法器 74HC283的輸人端 B3B2B1B0= 0000，則加法器的輸出為 S= I。當(dāng)MN= 01時(shí)，輸入端 B3B2B1B0= 0010，加法器 的輸出S= I + 2。同理，可分析其他情況，如表題解4. 4. 31所示。該電路為可控制的加法電路。第六章 習(xí)題答案已知某時(shí)序電路的狀態(tài)表如表題6. 1, 6所示，輸人為 A,試畫出它的狀態(tài)圖。如果電路的初始狀態(tài)在 b,輸人信號(hào)A依次是0、1、0、

23、1、1、1、1,試求其相應(yīng)的輸出。解：根據(jù)表題 6。 16 所示的狀態(tài)表, 可直接畫出與其對(duì)應(yīng)的狀態(tài)圖, 如圖題解 61。 6（a）所示。當(dāng)從初態(tài) b 開始，依次輸人 0、1、0、1、1、1、1 信號(hào)時(shí)，該時(shí)序電路將按圖題解6，1. 6 (b)所示的順序改變狀態(tài)，因而其相應(yīng)的輸出為1、0、1、0、1、0、1。試分析圖題6。2. 1(a)所示時(shí)序電路，畫出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài) 為0,試畫出在圖題 6. 2. 1 ( b)所示波形作用下，Q和z的波形圖。解：狀態(tài)方程和輸出方程：分析圖題 62。 4 所示電路,寫出它的激勵(lì)方程組、狀態(tài)方程組和輸出方程,畫出狀 態(tài)表和狀態(tài)圖。解：激勵(lì)方程

24、狀態(tài)方程輸出方程Z=AQ1Q0根據(jù)狀態(tài)方程組和輸出方程可列出狀態(tài)表, 所示。如表題解 624 所示, 狀態(tài)圖如圖題解 6。 24分析圖題 625 所示同步時(shí)序電路，寫出各觸發(fā)器的激勵(lì)方程、電路的狀態(tài)方程組 和輸出方程，畫出狀態(tài)表和狀態(tài)圖。解：激勵(lì)方程狀態(tài)方程輸出方程根據(jù)狀態(tài)方程組和輸出方程列出該電路的狀態(tài)表，如表題解6，2，5 所示，狀態(tài)圖如圖題解6。 25 所示。用 JK 觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序電路，狀態(tài)表如下解：所要設(shè)計(jì)的電路有 4個(gè)狀態(tài)，需要用兩個(gè) JK 觸發(fā)器實(shí)現(xiàn)。（1）列狀態(tài)轉(zhuǎn)換真值表和激勵(lì)表由表題 6。31 所示的狀態(tài)表和 JK 觸發(fā)器的激勵(lì)表，可列出狀態(tài)轉(zhuǎn)換真值表和對(duì)各觸發(fā)器 的

25、激勵(lì)信號(hào)，如表題解 63。1 所示。2)求激勵(lì)方程組和輸出方程由表題解6. 3. 1畫出各觸發(fā)器J、K端和電路輸出端y的卡諾圖，如圖題解 6. 3. 1 (a) 所示。從而，得到化簡(jiǎn)的激勵(lì)方程組輸出方程Y=Q1Q0Q1Q0A由輸出方程和激勵(lì)方程話電路試用下降沿出發(fā)的D觸發(fā)器設(shè)計(jì)一同步時(shí)序電路，狀態(tài)圖如(a) , S0S1S2的編碼如 ( a)解：圖題6. 3。4 ( b)以卡諾圖方式表達(dá)出所要求的狀態(tài)編碼方案，即S0= 00, Si = 01,S2= 10, S3為無效狀態(tài)。電路需要兩個(gè)下降沿觸發(fā)的D觸發(fā)器實(shí)現(xiàn)，設(shè)兩個(gè)觸發(fā)器的輸出為Q1、Q0,輸人信號(hào)為 A,輸出信號(hào)為 Y1 )由狀態(tài)圖可直接

26、列出狀態(tài)轉(zhuǎn)換真值表,如表題解6。 34 所示。無效狀態(tài)的次態(tài)可用無關(guān)項(xiàng)x表示。(2)畫出激勵(lì)信號(hào)和輸出信號(hào)的卡諾圖。根據(jù)D觸發(fā)器的特性方程，可由狀態(tài)轉(zhuǎn)換真值表直接畫出2個(gè)卡諾圖，如圖題解 6. 3。4 ( a)所示。丨3)由卡諾圖得激勵(lì)方程輸出方程Y=AQ1(4) 根據(jù)激勵(lì)方程組和輸出方程畫出邏輯電路圖，如圖題解6. 3. 4 (b)所示。(5) 檢查電路是否能自啟動(dòng)。由D觸發(fā)器的特性方程 0人I = D,可得圖題解6. 3, 4 ( b) 所示電路的狀態(tài)方程組為代入無效狀態(tài)11,可得次態(tài)為00,輸出丫=1。如圖(c)試畫出圖題6.5. 1所示電路的輸出(Q3 Q0)波形，分析電路的邏輯功能。

27、解：74HC194功能由S1S0控制00 保持, 01 右移 10 左移 11 并行輸入當(dāng)啟動(dòng)信號(hào)端輸人一低電平時(shí)，使S仁1,這時(shí)有So= SI = 1,移位寄存器74HC194執(zhí)行并行輸人功能，Q3Q2Q13D3D2D1D鼻1110。啟動(dòng)信號(hào)撤消后，由于Q= 0，經(jīng)兩級(jí)與非門后，使S仁0,這時(shí)有S1SA 01,寄存器開始執(zhí)行右移操作。在移位過程中，因?yàn)镼3Q2Q1、Q0中總有一個(gè)為0，因而能夠維持 S1S0=01狀態(tài)，使右移操作持續(xù)進(jìn)行下去。其移位 情況如圖題解6, 5, 1所示。由圖題解 6. 5o 1 可知，該電路能按固定的時(shí)序輸出低電平脈沖，是一個(gè)四相時(shí)序脈沖產(chǎn)生 電路。試用上升沿觸發(fā)

28、的D觸發(fā)器及門電路組成 3位同步二進(jìn)制加1計(jì)數(shù)器；畫出邏輯圖解：3位二進(jìn)制計(jì)數(shù)器需要用 3個(gè)觸發(fā)器。因是同步計(jì)數(shù)器，故各觸發(fā)器的CP端接同一時(shí)鐘脈沖源。1）列出該計(jì)數(shù)器的狀態(tài)表和激勵(lì)表，如表題解所示（2） 用卡諾圖化簡(jiǎn)，得激勵(lì)方程3）畫出電路用JK觸發(fā)器設(shè)計(jì)一個(gè)同步六進(jìn)制加1計(jì)數(shù)器解：需要 3 個(gè)觸發(fā)器（ 1 ）狀態(tài)表，激勵(lì)表（2）用卡諾圖化簡(jiǎn)得激勵(lì)方程（ 3 ）畫出電路圖（4）檢查自啟動(dòng)能力。當(dāng)計(jì)數(shù)器進(jìn)入無效狀態(tài) 110時(shí)，在CP脈沖作用下，電路的狀態(tài)將按110 T111T 000變化，計(jì)數(shù)器能夠自啟動(dòng)。試用74HCT161設(shè)計(jì)一個(gè)計(jì)數(shù)器，其計(jì)數(shù)狀態(tài)為自然二進(jìn)制數(shù)10011111。解：由設(shè)計(jì)

29、要求可知， 74HCT161在計(jì)數(shù)過程中要跳過 00001000九個(gè)狀態(tài)而保留1001 1111七個(gè)狀態(tài)。因此，可用“反饋量數(shù)法”實(shí)現(xiàn)：令74HCT161的數(shù)據(jù)輸人端 D3D2D1D殳1001, 并將進(jìn)位信號(hào)TC經(jīng)反相器反相后加至并行置數(shù)使能端上。所設(shè)計(jì)的電路如圖題解6。 515所示。 161 為異步清零,同步置數(shù)。試分析電路,說明電路是幾進(jìn)制計(jì)數(shù)器解：兩片74HCT161級(jí)聯(lián)后，最多可能有 162= 256個(gè)不同的狀態(tài)。而用“反饋置數(shù)法”構(gòu) 成的圖題 65。 18 所示電路中,數(shù)據(jù)輸人端所加的數(shù)據(jù) 01010010,它所對(duì)應(yīng)的十進(jìn)制數(shù)是 82,說明該電路在置數(shù)以后從 01010010態(tài)開始計(jì)

30、數(shù),跳過了 82個(gè)狀態(tài)。因此,該計(jì)數(shù)器的 模M=255- 82 = 174，即一百七十四進(jìn)制計(jì)數(shù)器。試用74HCT161構(gòu)成同步二十四一制計(jì)數(shù)器，要求采用兩種不同得方法。解：因?yàn)镸=24有16V MK 256，所以要用兩片 74HCT161將兩芯片的 CP端直接與計(jì)數(shù) 脈沖相連,構(gòu)成同步電路,并將低位芯片的進(jìn)位信號(hào)連到高位芯片的計(jì)數(shù)使能端。用“反饋 清零法”或“反饋置數(shù)法”跳過256 24= 232 個(gè)多余狀態(tài)。反饋清零法：利用 74HCT161的“異步清零”功能，在第24個(gè)計(jì)數(shù)脈沖作用后，電路的輸出狀態(tài)為00011000時(shí)，將低位芯片的 Q3及高位芯片的 Q0信號(hào)經(jīng)與非門產(chǎn)生清零信號(hào)，輸 出到兩芯片的異步清零端, 使計(jì)數(shù)器從 00000000 狀態(tài)開始重新計(jì)數(shù)。 其電路如圖題解 6519(a)所示。反饋置數(shù)法：利用 74HCT161的“同步預(yù)置”功能，在兩片74HCT161的數(shù)據(jù)輸入端上從高位到低位分別加上 11101000(對(duì)應(yīng)的十進(jìn)制數(shù)是 232),并將高位芯片的進(jìn)位信號(hào)經(jīng)反相器 接至并行置數(shù)使能端。這樣,在第 23 個(gè)計(jì)數(shù)脈沖作用后,電路輸出狀態(tài)為 11111111,使進(jìn) 位信號(hào)TC= 1，將并行置數(shù)使能端置零。在第24個(gè)計(jì)數(shù)脈沖作用后，將11101000狀態(tài)置人計(jì)數(shù)器，并從此狀態(tài)開始重新計(jì)數(shù)。其電路如圖題解6。5. 19 ( b)所示。第七章 習(xí)題答案指出下列存